搜索资源列表
dds
- FPGA实现直接数字信号源.一个相位累加器的设计
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分
453
- 基于FPGA的VGA时序彩条信号实现方法及其应用
66666
- 用FPGA 来设计的dds的信号发生器的全部内容都在里面，
数字信号处理书源码
- 数字信号处理的FPGA设计与实现（第二版）的书籍源码
lms
- 自适应LMS算法。由于我要使用，所以将信源信号及加澡后的信源信号保存起来。方便在FPGA设计里使用。-Adaptive LMS algorithm. Because I would like to use, so the source signal and add a noise after the shower saved the source signal. Designed to use in the FPGA.
verilog
- 数字信号处理的FPGA实现(Uwe Meyer-Baese)书中例子的Verilog代码-FPGA implementation of digital signal processing (Uwe Meyer-Baese) book example of Verilog code for
vhdl
- 数字信号处理的FPGA实现(Uwe Meyer-Baese)书中例子的VHDL代码-FPGA implementation of digital signal processing (Uwe Meyer-Baese) examples of VHDL code for the book
T2_USB_IN
- CY7C68013A提供的端口FIFO的读写操作，与普通FIFO读写操作方式一样。CY7C68013A为每个端口提供了“空”标志、“满”标志和“ 可编程级”标志。FPGA检测这些信号，用于控制读写的过程-CY7C68013A available port FIFO read and write operations, and general FIFO read and write operations the same way. CY7C68013A for each port provide
xunjixiaoche
- 利用循迹信号采集模块中的红外发射接收对管检测路面上的轨迹 将轨迹信息送到fpga，fpga将轨迹信息通过led灯显示出来，在通过fpga发轨迹信号给单片机，通过单片机来控制电机的转动。同时单片机将小车的状态反馈给fpga，fpga通过1602液晶显示小车的状态。-Infrared tracking signal acquisition module transmitting and receiving tube detection on the road trajectory to the
Digital_signal_processing_with_FPGA
- 数字信号处理的FPGA实现的代码，全部-FPGA implementation of digital signal processing code, all
action_vip_TVbox
- FPGA视频采集卡！使用FPGA采集CCD模拟信号，并DA转换为数字信号，用VGA输出显示！-FPGA video capture card! CCD analog signal using FPGA acquisition, and the DA is converted to a digital signal with VGA output!
8.4-ADC0809-
- 基于VHDL语言，实现对ADC0809简单控制,ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。 -Based on VHDL ADC0809 simple control, ADC0809 no internal clock, an external clock signal of 10KHz ~ 1290Hz here by the Departm
ni5640R-Analog-Input-and-Output
- 基于5641r的FPGA模拟输入输出，并对输入信号作谱估计-ni5641r analog input and ouput base FPGA,and plot the spectrum estimation of input signal
ni5640R-Frequency-Translation
- 对模拟输入信号做基于LabVIEW FPGA的采样率转换-Frequency translation base based onLabVIEW FPGA for analog input signal
DDS
- 第一，DDS模块是一个比较常用的用数字方式实现模拟信号的方法，以前一直只用了频率控制，这一次还通过深入理解用上了相位控制，从这个角度来讲，可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波，然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。 第二，这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟，需要具体说说的是，如果你输出的正弦值是8位的，那么你的计数器的计数范围是在0---255---0，如果你输出的正弦值是9位的，那么你的计数器的计数范围是在0--
FPGA-implementation-of-dsp
- 《数字信号处理的FPGA实现》一书的源代码，包括verilog和VHDL版本。该书是算法的硬件实现的权威书籍。-" FPGA digital signal processing," a book of the source code, including verilog and VHDL versions. The book is the definitive book on the algorithm for hardware implementation.
FPGA-and-TDC-GPl
- 对高精度短距离测量的需要，以现场可编程门阵列(FPGA)为控制核心，采用高精度时间数字 转换芯片TDC—GPl和433 MHz超再生射频发射、接收模块，设计了一种高精度的到达时间差(TDOA)测距 系统。该测距系统由发射节点与接收节点组成，其中发射节点由FPGA控制433 MHz超再生射频信号与 超声波信号的同步实时发射；接收节点将接收的射频信号与超声波信号，经过TDC．GPl进行TDOA测量， 并由FPGA完成对TDC—GPl的测量参数配置、测量结果读取及串口上传到上位机。该测
frequence_meter
- 测量信号频率，为2015电赛频率计解决方案(Measure the signal frequency for the 2015 race frequency meter solution)
traffic light
- C语言，模拟交通灯信号。基于FPGA，需要连接至屏幕使用，可以运行。(FPGA traffic light, c language)