搜索资源列表
saa7111_2
- 使用Altera芯片实现对4个SAA7111A视频A/D芯片的采集控制，将图像数据存入同步FIFO-AL422B-use Altera chip to 4 SAA7111A Video A / D chip to control the collection, image data are stored in synchronous FIFO - AL422B
program
- 设计实现4bit FIFO, 数据深度为8， 产生满， 空状态标志-The diagram of FIFO is shown in figure 1. The FIFO consists of two component: FIFO control logic and RAM. The control logic generates the address (ADD) and write enable (WE) to the RAM so that the fi
T2_USB_IN
- CY7C68013A提供的端口FIFO的读写操作，与普通FIFO读写操作方式一样。CY7C68013A为每个端口提供了“空”标志、“满”标志和“ 可编程级”标志。FPGA检测这些信号，用于控制读写的过程-CY7C68013A available port FIFO read and write operations, and general FIFO read and write operations the same way. CY7C68013A for each port provide
ttt
- 主要完成FIFO与DSP的接口，实现DSP与FIFO的接口控制-Completed for FIFO interface with the DSP, DSP and FIFO interface to achieve control
vkproject
- VK3212是UART接口的2通道UART器件。VK3212实现UART扩展2个串口（UART）的功能。 扩展的子通道的UART具备如下功能特点： 每个子通道UART的波特率、字长、校验格式可以独立设置，最高可以提供1Mbps的通信速率。 每个子通道可以独立设置工作在IrDA红外通信、 9位网络地址自动识别、软件自动流量控制、 广播接收等高级工作模式下。 每个子通道具备收/发独立的16 BYTE FIFO，FIFO的中断为4级可编程条件触发点。 VK3212采用SSOP1
SC16C752B
- The SC16C752B is a dual Universal Asynchronous Receiver/Transmitter (UART) with 64-byte FIFOs, automatic hardware/software flow control, and data rates up to 5 Mbit/s (3.3 V and 5 V). The SC16C752B offers enhanced features. It has a Transmission
fifo_control
- This fifo control used in routers-This is fifo control used in routers
fifo_internet
- 一个同步FIFO的例子。通过读写指针控制FIFO的空和满-A synchronous FIFO example through reading and writing pointer control FIFO empty and full
design-process-scheduling-algorithm
- 进程调度算法的设计 设计要求： ①设计进程控制块PCB表结构，分别适用于优先数调度算法和循环轮转调度算法。 ②建立进程就绪队列。对两种不同算法编制入链子程序。 ③编制两种进程调度算法：1）优先数调度；2）循环轮转调度 设计技术参数参考: ①本程序用两种算法对五个进程进行调度，每个进程可有三个状态，并假设初始状态为就绪状态。 ②为了便于处理，程序中的某进程运行时间以时间片为单位计算。各进程的优先数或轮转时间数以及进程需运行的时间
SDRAM_FPGA
- 这个是SDRAM的控制程序，包括包括UART和FIFO模块，适合FPGA开发人员看，也适合初学者学习。-This is the SDRAM control procedures, including including UART and FIFO module, suitable for FPGA developers look, but also suitable for beginners to learn.