搜索资源列表
YIM
- 一、实验目的 掌握I/O地址译码电路的工作原理。 二、实验原理和内容 译码输出端Y0～Y7在实验台上“I/O地址当CPU执行I/O指令且地址在280H～2BFH范围内，译码器选中，必有一根译码线输出负脉冲。利用这个负脉冲控制L7闪烁发光（亮、灭、亮、灭、……），时间间隔通过软件延时实现。 三、编程提示 1、实验电路中D触发器CLK端输入脉冲时，上升沿使Q端输出高电平L7发光，CD端加低电平L7灭。-1, experiment aims to master I/O addr
dff1
- vhdl maxplus d触发器最基本的定义 自己看看有没有用-vhdl maxplus d trigger the most basic definition of their own to see if there is no use
sy1
- 28M分频器 D触发器 jk触发器 library ieee -library ieee use ieee.std_logic_1164.all use ieee.std_logic_arith.all use ieee.std_logic_unsigned.all entity ymq is port(num:in std_logic_vector(3 downto 0) dout:out std_logic_vect
D-Trigger
- 基于labview的可以 实现的D触发器-D Trigger
d_ff
- 基于verilog的上升沿D触发器的行为模型和其tesbench-Verilog behavioral model based on the rising edge of D flip-flop and its tesbench