7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分

LCD显示实验。要求熟悉LCD显示的驱动原理，在实验板的LCD显示屏上显示“FPGA”，并且尝试任意字符的显示方法，动态显示的设置。-LCD display experiment. Requirements are familiar with LCD display drive principle, the experiment LCD panels display FPGA , and try any of the characters display methods, dynamic di

implementation d un filtre RIF sur une carte fpga à l aide d une machine à etat

实现FPGA中执行DES算法，通过RS232实现数据传送功能 -Implement FPGA DES algorithm is d, data transfer function via RS232