搜索资源列表
Crack_QII61_b201
- Altera QuartusII 6.1 的License 生成工具软件。-Altera QuartusII 6.1 License generation of software tools.
sine
- 用verilog语言编的正弦波发生器，可以用QuartusII来打开这个源码，也可以转换成VHDL语言
SAA7113
- 用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。-
ModelSim与QuartusII的结合
- ModelSim与QuartusII的结合使用
dds
- 这是一个用vhdl语言实现dds的例子，已在quartusII里调通并可以下载到实验箱上，功能正确-This is a use of VHDL language dds example, has been in tune quartusII pass and can be downloaded to the experimental box, the function correctly
QDPSKvhd
- 基于quartusII的QDPSK调制解调vhdl程序。-Modulation and demodulation based quartusII of QDPSK vhdl program.
RS_232_2
- RS232串口通讯实验，verilog HDL，在quartusII开发环境下-RS232 serial communication experiment, verilog HDL, in quartusII development environment
四位计算器
- 实现四位数的加减运算，基于verilog语言编写，quartusII编译通过
FIFO
- FIFO读写操作，quartusII VHDL IP FPGA-FIFO VHDL IP FPGA
src
- ad9628配置，给出了spi配置接口的时序描述。设计中需要例化altera的fifo。(ad9628 configure with spi configuration timing,and there is a QuartusII fifo in the design.)