搜索资源列表
spi_op_core
- spi接口电路用verilog编程,完全可综合的-20 interface circuit using Verilog programming, fully integrated
controller
- MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
pci_core_verilog
- PCI-master的核，verilog语言，经测试，可完成芯片的综合及布线
dlx_verilog.rar
- 这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。,This is my personal wrote DLX pipeline processor Verilog code, adopted in the ModelSim simulation and can be integrated in the ISE! T
speech
- 用verilog HDL实现自相关算法！ RTL级可综合代码！ 通过modelsim5.6仿真和quartusii7.1综合！-Verilog HDL using auto-correlation algorithm to achieve! RTL-level code can be integrated! Through simulation and modelsim5.6 integrated quartusii7.1!
OVL
- OVL——基于断言的verilog验证 Verilog数字系统设计:RTL综合、测试平台与验证-OVL- assertion-based verification of Verilog Verilog digital system design: RTL synthesis, test and verification platform
IIC
- 夏宇闻<Verilog数字系统设计教程>源代码，已经可综合和实现，可以用Modelsim编译-Xia Wen <Verilog数字系统设计教程> Source code, has been integrated and implemented can be compiled using Modelsim
CooperativeCommunication
- 1. 研究空时分组码的编译码原理及算法； 2. 研究了几种不同的协作分集系统模型和协作分集协议； 3. 将空时分组码编译码器与协同通信用硬件描述语言Verilog实现，并在ISE集成环境中综合仿真，结果正确后下载到FPGA电路板上； 4. 用示波器观察输出数据是否正确，验证空时分组码协同通信的性能。 -1. Decoding Principles of space-time block codes and algorithms 2. Study several differen
arm6
- arm6的verilog代码 是老师上课给的用来进行综合用的 有一定的参考价值-arm6 verilog
i2c
- i2c从机可综合verilog代码，并包含简单主机，寄存器组。-i2c slave synthetic behave verilog code, including simple master and registers.
fpga
- 有关FPGA的好多资料的综合汇总，包括夏宇闻-Verilog经典教程，Verilog-testbench的写法，Altera+FPGA／CPLD设计高级篇，Altera+FPGA／CPLD设计基础篇等好几本书，超值-A comprehensive summary of a lot of information about FPGA, including Xia Wen-Verilog classic tutorial, Verilog-testbench writing, senior Alte
Verilog数字系统设计
- verilog 数字系统设计 -RTL综合 测试平台与验证 的 随书光盘源程序(This rigorous text shows electronics designers and students how to deploy Verilog in sophisticated digital systems design)