搜索资源列表
8253time
- windows32 汇编 8253分频器-windows32 Series 8253 Divider
cpld
- 一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计-a handy integer frequency divider circuit assures you like to be able to achieve arbitrary integer frequency circuit design
1
- 采集0-7路输入来自直流源经分压器产生的0～5 V直流电压（可功能扩展，8路可接不同的传感器，采集不同的信号,例如:温度、湿度、图象、声音等）ADC0809将各路模拟信号分别转换成8位二进制数字信号,再对各路数据进行显示。各路通道采集方式为以约5s为周期循环采集（即0路、1路……7路、0路…）约每5ms更新，重新采集一次。显示方式为循环显示和单路显示：开关打开时，循环显示0-7路采集的数据；开关闭合时，显示当前单路采集的数据。3个七段数码管显示结果:最左边的一个数码管DS0显示通道号，其它两个数
c
- 除法器 课程设计 汇编语言 不恢复余数法-Divider assembly language course design
cong-50Mfenpin500HZ
- 关于分频器的设计与仿真，从50M到500 hz，对于个人很有参考价值。-Design and simulation on the divider, from 50M to 500 hz, a good reference for the individual.
beep-sing(VHDL)
- 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调 该实验通过设计一个状态机和分频 器使蜂鸣器发出"多来咪发梭拉西多"的音调。 -Sent to the buzzer frequency square wave of the experiment through the design of a state machine and divider buzzer sounded " more than a microphone Fat shuttle Rasi multi to
fpqm
- 分频器 将输入脉冲进行分频，可实现2、4、6、8分频-Divider Input pulse divider, can be realized 2,4,6,8 divided
UniversalDIV
- UNIVERSAL FREQUENCY DIVIDER pin sets for Digilent Basys 2 (Spartan3E-250) fout = (K(0)*100+ K(1)*10 + K(2))*10K(3)
CLOCK
- 数字钟——分频器，将开发板上的20MHZ的输入CLK转换成时分秒进位需要要到的1HZclk-Digital clock- divider, input CLK 20MHZ development board will be converted into minutes and seconds rounding need to go to the 1HZclk
VHDL-
- VHDL语言 有限状态机交通灯的设计 分频器模块的设计-Finite state machine design language VHDL design of traffic lights divider module
jiaotongdneg
- 交通信号灯 本程序设计中用到了8253,8255，8259三个芯片。利用8253分频产生0.1S的时钟，8255连接LED灯输出，利用8259产生中断，控制交通灯的状态。-Traffic lights used in the design of this program 8253,8255,8259 three chips. The use of 8253-Divider 0.1S clock, LED light output 8255 connected by 8259 to gener