搜索资源列表
sine
- 用verilog语言编的正弦波发生器，可以用QuartusII来打开这个源码，也可以转换成VHDL语言
vhdl
- 信号与线性系统的时频域分析：观测已知方波信号、正弦波信号的频谱；观测实时模拟信号的频谱；加深理解时域周期信号的各频率分量在振幅频谱图上所占的比重；观测相位在波形合成中的作用；LTI系统的频域分析，LTI系统对周期性输入信号的响应。-Signals and linear systems with time-frequency domain analysis: observation known square wave signal, sine wave signal spectrum obser
fazhi
- 这是一个将模拟量转换成数字量的VHDL源代码，能够转换正弦波，三角波，方波；通过设定一个阀值，再用比较器比较实现的！-This is an analog quantity into a digital representation of the VHDL source code, to convert sine wave, triangle wave, square wave by setting a threshold, then comparator compares the implem
sin
- sin正弦波的产生 DDS FPGA VHDL语言-sin sine wave generation DDS FPGA VHDL language
SINGT
- 基于FPGA的用VHdl硬件编程语言实现的正弦波发生器。-FPGA-based hardware programming language with VHdl sine wave generator.