CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 汇编语言 搜索资源 - vhdl

搜索资源列表

  1. EDAtest

    0下载:
  2. 关于数字钟的实现,用VHDL实现时,分,秒,的显示,并能报时-Digital clock on the realization of VHDL to achieve with hour, minute, seconds display, and time
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:166.66kb
    • 提供者:dulianjie1
  1. vhdl

    0下载:
  2. 此文件主要是利用VHDL语言实现五路呼叫器-Achieve Rd pagers
  3. 所属分类:assembly language

    • 发布日期:2017-04-07
    • 文件大小:4kb
    • 提供者:无语
  1. l7

    0下载:
  2. 使用VHDL语言编写的简易数字存储示波器,用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809,存储器使用6264,显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:145.33kb
    • 提供者:统一
  1. 00

    0下载:
  2. 利用EDA技术与VHDL语言设计音乐硬件演奏电路-The use of EDA hardware technology design music performance circuit
  3. 所属分类:assembly language

    • 发布日期:2017-04-16
    • 文件大小:22.12kb
    • 提供者:何中勋
  1. POC

    0下载:
  2. CUP 与打印机的接口POC,主要实现了握手信号的交流和数据的传输。程序运用了语言VHDL-CUP and the printer interface POC, mainly realized exchange handshake signals and data transmission. Program used the VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:116.35kb
    • 提供者:TY
  1. plj

    0下载:
  2. 这是一个频率计的源代码,用的是VHDL语言设计的,能够测量0-20KHZ的频率!-This is a frequency meter of the source code, using the VHDL language design, can measure 0-20KHZ frequency!
  3. 所属分类:assembly language

    • 发布日期:2017-05-16
    • 文件大小:4.37mb
    • 提供者:biao
  1. ad

    0下载:
  2. 用VHDL实现AD转换,并有详细注释。外加仿真波形-AD Converter with VHDL implementation, and detailed notes. Plus simulation waveform
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:40.78kb
    • 提供者:lin
  1. dianziqin

    0下载:
  2. 用VHDL语言设计了电子琴,通过按键控制声响-design dianziqin by VHDL
  3. 所属分类:assembly language

    • 发布日期:2017-03-22
    • 文件大小:446.25kb
    • 提供者:shengpan
  1. wannianli

    0下载:
  2. 该万年历能正常实现年、月、日和时、分、秒的显示功能。并且能通过键1来进行两者之间的切换。键7-键2可以分别矫正年月日时分秒,还具有分辨闰年跟平年的功能-vhdl
  3. 所属分类:assembly language

    • 发布日期:2017-04-08
    • 文件大小:61.88kb
    • 提供者:王方明
  1. NCO

    0下载:
  2. 用VHDL语言编写的振荡器,可以产生正余弦信号-VHDL language with the oscillator, can generate sine and cosine signals
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:1.48kb
    • 提供者:龙兰飞
  1. fft

    0下载:
  2. vhdl code and verilog code for an 128 point fft processor which has to be executed in xlinx software as needed for course project
  3. 所属分类:assembly language

    • 发布日期:2017-03-27
    • 文件大小:355.64kb
    • 提供者:tejaswini
  1. LED-VHDL

    1下载:
  2. 本程序为LED点阵显示的VHDL程序代码,代码注有解释,适合初学者使用-This program is LED dot matrix display VHDL code, the code marked with explanations for beginners
  3. 所属分类:assembly language

    • 发布日期:2015-07-07
    • 文件大小:13kb
    • 提供者:xuliyue
  1. VHDL-

    0下载:
  2. VHDL语言 有限状态机交通灯的设计 分频器模块的设计-Finite state machine design language VHDL design of traffic lights divider module
  3. 所属分类:assembly language

    • 发布日期:2017-04-15
    • 文件大小:6.31kb
    • 提供者:赵小川
  1. VHDL

    0下载:
  2. 如何语言运用VHDL语言设计一个二分频器-How language use VHDL language to design a binary frequency counter
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:8.97kb
    • 提供者:朱越科
  1. VHDL

    0下载:
  2. 一些课程设计代码,EDA-VHDL的,希望对课程设计的同学有帮助。-Some curriculum design code, EDA-VHDL, we hope to help students curriculum design.
  3. 所属分类:assembly language

    • 发布日期:2017-04-26
    • 文件大小:437.04kb
    • 提供者:周陈平
  1. EDA-VHDL-30S

    1下载:
  2. 关于EDA的篮球计分器30秒倒计时VHDL程序设计-About EDA basketball scoring device countdown 30 seconds VHDL Design
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:20kb
    • 提供者:飞燕
  1. VHDL-(1)

    0下载:
  2. 基于VHDL语言方波转换三角波的程序 仔细进行调试 可用-Based on VHDL square wave triangle wave conversion program
  3. 所属分类:assembly language

    • 发布日期:2017-05-29
    • 文件大小:11.47mb
    • 提供者:小孩游神
  1. ADC0809-VHDL

    0下载:
  2. 这是一段基于VHDL语言,实现对ADC0809的简单控制的程序-This is a VHDL-based language, to achieve a simple control program ADC0809
  3. 所属分类:assembly language

    • 发布日期:2017-04-11
    • 文件大小:869byte
    • 提供者:zhangzitao
  1. eetop.cn_RISC32 VHDL

    0下载:
  2. 根据vhdl设计的32位CPU具备加减 读写等标准功能(a 32-bit cpu based on VHDL designed with function of fundamental function of subtraction , addition, load and store .)
  3. 所属分类:汇编语言

    • 发布日期:2017-12-18
    • 文件大小:19kb
    • 提供者:kankanla1
  1. VHDL模块

    1下载:
  2. 直接用模块就行了,加入到quartus里面即可(just use these modularities,then add these into your quartus)
  3. 所属分类:汇编语言

« 12 3 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com