CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 汇编语言 搜索资源 - vhdl 信号

搜索资源列表

  1. jhvhjhk

    0下载:
  2. 乒乓球游戏机实验报告实验人: 大火虎设计课题: 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路: 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分,显示,键盘控制。设计过程: 1) 对4MHZ信号进行分频,得到所需的1HZ,及七段显示器所需的频率.存为CLOCKMAKE.VHD(注:仿真时所加的信号频率比这要高。)。 2) 设计一个子程序来描述裁判,左击球手,右击球手的动作对LED显示的影响,
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1.09kb
    • 提供者:slw
  1. cpu

    0下载:
  2. vhdl编的cpu,自己的课程验收实验,微指令实现,流程详细。存储,加减基本运算均有,乘法使用位移相加法得到。其中excel有微程序控制信号的编码,储存ram编写,控制器rom编写等-vhdl code of cpu, its acceptance test program, microcode implementation process in detail. Storage, addition and subtraction are the basic operations, multipl
  3. 所属分类:assembly language

    • 发布日期:2017-05-09
    • 文件大小:2.16mb
    • 提供者:林云龙
  1. pinlvji

    0下载:
  2. 一个基于VHDL的有效位为8位的频率计,可以精确测量输入信号的频率-VHDL based on an effective 8-bit for the frequency meter can be the accurate measurement of the input signal frequency
  3. 所属分类:assembly language

    • 发布日期:2017-04-06
    • 文件大小:1.07kb
    • 提供者:yaminsh11
  1. vhdl

    0下载:
  2. 信号与线性系统的时频域分析:观测已知方波信号、正弦波信号的频谱;观测实时模拟信号的频谱;加深理解时域周期信号的各频率分量在振幅频谱图上所占的比重;观测相位在波形合成中的作用;LTI系统的频域分析,LTI系统对周期性输入信号的响应。-Signals and linear systems with time-frequency domain analysis: observation known square wave signal, sine wave signal spectrum obser
  3. 所属分类:assembly language

    • 发布日期:2017-04-02
    • 文件大小:7.34kb
    • 提供者:无语
  1. dianhuanyuanchengkongzhi

    0下载:
  2. 电话智能遥控器主要包括电话振铃检测电路,电话自动摘机和挂机电路,DTMF信号解码电路,语音提示急电路,音频放大电路,以及控制心脏CPU电路-Telephone remote control including smart phones ringing detection circuit, telephone and hang up automatically pick circuit, DTMF signal decoding circuit, urgent voice circuits, au
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:7.34kb
    • 提供者:卿卿
  1. POC

    0下载:
  2. CUP 与打印机的接口POC,主要实现了握手信号的交流和数据的传输。程序运用了语言VHDL-CUP and the printer interface POC, mainly realized exchange handshake signals and data transmission. Program used the VHDL language
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:116.35kb
    • 提供者:TY
  1. NCO

    0下载:
  2. 用VHDL语言编写的振荡器,可以产生正余弦信号-VHDL language with the oscillator, can generate sine and cosine signals
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:1.48kb
    • 提供者:龙兰飞
  1. shuzhizhong(vhdl)

    0下载:
  2. 数字钟设计 计时计数器用24进制计时电路; 可手动校时,能分别进行时、分的校正; 整点报时; 选做:可设置闹时功能,当计时计到预定时间时,扬声器发出闹铃信号,闹铃时间为4s,并可提前终止闹铃。-Digital clock design
  3. 所属分类:assembly language

    • 发布日期:2017-10-31
    • 文件大小:708.78kb
    • 提供者:aaaaa
  1. ug480_7Series_XADC

    1下载:
  2. VHDL实现fpga的信号ADC采集,适合zybo,zedboard等板子-VHDL realization fpga signal ADC acquisition for zybo, zedboard and other board
  3. 所属分类:assembly language

    • 发布日期:2017-04-28
    • 文件大小:20.66kb
    • 提供者:张育文
搜珍网 www.dssz.com