用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 -NO

1、了解文法定义的4个部分： G（Vn, Vt, S, P） Vn 文法的非终结符号集合，在实验中用大写的英文字母表示； Vt 文法的终结符号集合，在实验中用小写的英文字母表示； S 开始符号，在实验中是Vn集合中的一个元素； P 产生式，分左部和右部，左部为非终结符号中的一个，右部为终结符号或非终结符号组成的字符串，如S->ab|c 2、根据文法各个部分的性质，设计一个合理的数据结构用来表示文法， 1）若使用C语言编写，则文法可以设计成结构体形式，结构体中应包

磁盘扇区的读写程序，从而完成一次完整的磁盘扇区数据访问操作-Disk sector read and write procedures, thus completing a full disk sector data access operations