CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 其它 SCSI/ASPI 搜索资源 - FIFO verilog

搜索资源列表

  1. VHDLFIFO

    0下载：
  2. 用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 -NO

  3. 所属分类：SCSI-ASPI

    • 发布日期：2017-04-03
    • 文件大小：3.24kb
    • 提供者：陈远贵
搜珍网 www.dssz.com