搜索资源列表
LL(1)yufafenxi
- *--- --- --声明--- --- -----*/ /* VC6.0下运行通过 此程序为本人苦心所做，请您在阅读的时候，尊重本人的 劳动。可以修改，但当做的每一处矫正或改进时，请将改进 方案，及修改部分发给本人 (修改部分请注名明：修改字样) Email: jink2005@sina.com QQ: 272576320 ——初稿完成：06-5-27 jink2005 补充： 程序存在问题： (1) follow集不能处理
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分
diguixiajiang
- 可以识别字符串是否符合以下文法： （1）E->TG （2）G->+TG|—TG （3）G->ε （4）T->FS （5）S->*FS|/FS （6）S->ε （7）F->(E) （8）F->i
PyQt-win-gpl-4.7
- The source file of Qt-python4.7. You can compile it on your own.
LL-(1)-parser
- LL（1）语法分析器设计 1．如下为给定的LL（1）文法。 G[<P>]： 1) <P>->program <D> : <T> begin <S> end {program} 2) D->i D’ {i} 3) D’->, i D’ {,} 4) D’->ε {:} 5) S->s S’ {s} 6) S’-> s S’ { } 7) S’->ε {end
Design-of-operator-precedence
- 算符优先分析器设计 给定定义算术表达式的算符优先文法如下： G[E]： （1）E->E+T （2）E->E-T （3） E->T （4）T->T*F （5）T->T/F （6）T->F （7）F->P^F （8）F->P （9）P->(E) （10）P->i 编程实现此文法的算法优先分析器，并设输入的文法的句子为： (i*(i+i)-i )/i^i^i 给出输
LR-parser
- LR分析器设计 给定说明语句的拓广文法G[S ]如下： (0) S ->S (1) S->v I:T (2) I->I,i (3) I->i (4) T->r 其中v代表终结符var,r代表real。 其识别规范句型活前缀的DFA及LR(0)分析表如下: 输入 状态 ACTION表 GOTO表 v i , : r # S I T 0 S2 1 1 acc 2 S4
CRC
- 循环码的编码与译码器(支持一位的纠错) 编码(n,k可调) 测试用例1： input:n=7 k=3 g=11101 m=101 output:1010011 input:n=7 k=3 g=11101 m=010 output:0100111 测试用例2： input:n=7 k=4 g=1011 m=1101 output:1101001 input:n=7 k=4 g=1011 m=1010 output:1010
7-segment-LED-display
- 74LS49 是一个BCD码——7段LED显示译码器，它具有四位二进制输入信号bi(3)到bi(0）和熄灭信号b1_n，以及7段LED驱动信号a,b,c,d,e,f,g-74LS49 is a BCD code- 7 segment LED display decoder, it has four binary input signal bi (3) bi (0) and extinguished signal b1_n, and 7-segment LED drive signals a, b