搜索资源列表
类sc
- 该文件以systemc为核心建立了32位alu，仅供参考-the document to SystemC as the core, a 32-bit ALU, is for reference only
CRCcr32
- 32位crc校验码的生成和校验过程，可以作为测试程序使用。-32 crc check code generation and verification process, the procedures used for testing.
floatmul
- 采用VERILOG 语言进行设计 实现32位浮点数乘法运算 结果已经验证过 放心使用
CRC32_D32
- MAC帧32 FCS校验算法，32位并行CRC校验算法。-MAC Frame 32 bit FCS
RISC32bitwithVHDL
- 一个VHDL写的32位RISC程序，比较适合作为修改指令用。-32bit RISC design with VHDL language.
rank_int
- Verilog写的产生32位随即数。通过seed产生随即数起始。通过线性反馈移位寄存器产生随机数。 -32 Verilog write the generated random number. Starting seed generated random number. By a linear feedback shift register to generate random numbers.
cf_cordic_latest.tar
- CORDIC算法 Verilog代码 支持8位、16位和32位-CORDIC Algorithm Verilog code
svm-grid_openmp
- 支持向量机SVM gridr.py 核函数自动寻优 多核并行程序 wen7 32位系统-Support Vector Machine SVM gridr.py kernel function automatically optimizing multicore parallel programming wen7 32-bit systems
CRC32_II
- 基于第二类LFSR串行CRC生成器的32位并行实现结构。用于SATA 3。 verilog语言。-32bit parrallel CRC module as specified in SATA 3. The module is realized with verilog.
eth_crc
- 32 位CRC并行计算,实现以太网32bit校验值的并行计算非常有用-32 bit CRC Caculate
eetop.cn_Booth_mutipler_v2
- 新型32位booth乘法器的实现,使用verilog的一种新型乘法器改进实现-The new 32 booth multiplier implementations
my_32fp_mult
- 这是一个计算32位浮点数的除法器，ALTERA的FPGA可直接用，用VHDL语言写的，希望能帮助有需要的朋友-This is a 32-bit floating-point calculation of divider, ALTERA FPGA can be directly used, written in VHDL language, hoping to help a friend in need
counter
- 大计数器的快速实现方法，本例子实现32位计数器，包含测试用例；-Large counter fast implementation, this example a 32-bit counter, including test cases