搜索资源列表
SRAM_2
- FPGA的SDRAM控制器源程序 FPGA的SDRAM控制器源程序-FPGA SDRAM controller source FPGA SDRAM controller source
controller
- MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
eucalyptus-1.6.2 云计算平台eucalyptus源代码
- 云计算平台eucalyptus源代码,其中我分析了集群控制器和关于存储方面（storage,CLC下的walrus，SC）的代码，让大家对该平台有个了解和提升-Cloud computing platform eucalyptus source code, which I analyzed the cluster controller and on the storage (storage, CLC under the walrus, SC) of the code, so that we ha
sram
- sram操作vhdl源程序，内有sdram模型，控制器设计，及测试源程序-sram operating in vhdl \doc DDR SDRAM reference design documentation \model Contains the vhdl SDRAM model \route Contains the Quartus 2000.05 project files a routed controller design \simulation
control
- 四位微程序控制器的指令译码器，运用VHDL语言实现。-Four micro-program controller instruction decoder using VHDL language.
sdram_mdl
- 基于FPGA的SDRAM控制硬件源代码程序，-FPGA-based SDRAM controller hardware source code program,
CPLD
- 主要是用于实现FPGA的配置，其是通过CPLD来实现，CPLD作为配置控制器。-Is mainly used to implement FPGA configuration, which is achieved through the CPLD, CPLD as a configuration controller.
get_e_de
- 模糊控制器 误差生成模块.V文件及testbench文件-Fuzzy controller error generation module .V file and testbench files
computer-control
- 利用计算机进行控制器的设计，其中包括离散和连续两种类型的设计-the design of the controller with the help of computer
ADRC-matlab-master
- 演变过程 自抗扰控制器自PID控制器演变过来，采取了PID误差反馈控制的核心理念。传统PID控制直接引取输出于参考输入做差作为控制信号，导致出现响应快速性与超调性的矛盾出现。 折叠编辑本段组成部分 自抗扰控制器主要由三部分组成:跟踪微分器(tracking differentiator)，扩展状态观测器 (extended state observer) 和非线性状态误差反馈控制律(nonlinear state error feedback law)。(The evoluti
ADRC_smith
- The evolution process The PID controller (adrc) evolution, took the core idea of PID error feedback control.Traditional PID control direct speech output to the reference input do bad as control signal, resulting in response to the contradiction