搜索资源列表
VHDL设计的相关实验，包括4位可逆计数器
- VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w
DDS.rar
- 本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术（DDS）是一种先进的电路结构，能在全数字下对输出信号频率进行精确而快速的控制，DDS技术还在解决输出信号频率增量选择方面具有很好的应用，DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理，对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号
DDS
- VHDL实现谐波检测信号发生的DDS. 同时发出正弦波，三角波，正弦波2倍频后的方波。波形频率相位可调。-VHDL implementation of harmonic detection signal of the DDS. Also issued a sine wave, triangle wave, sine wave, after square-wave frequency 2. Phase adjustable frequency waveform.
Arbi_PulseGen_vhd
- 利用fpga实现的任意脉冲波形产生器 很有用的vhd代码-FPGA realization of the arbitrary use of pulse generator vhd useful code
qrsdetection
- 在本文中，我们提出了一种新算法，利用重建相图的特征和迟豫坐标去实现QRS波群的实时检测。-In this article, we propose a new algorithm using the characteristics of reconstructed phase portraits by delaycoordinate mapping utilizing lag rotundity for a real-time detection of QRS complexes in ECG
DDS-baseddesignofthesinusoidalsignalgenerator
- 本设计采用AT89552单片机，辅以必要的模拟电路，实现了一个基于直接数字频率合成技术(DDS)的正弦谊号发生器。设计中采用DDS芯片AD9850产生频率1KHZ~10MHZ范围内正弦波，采用功放AD811控制输出电压幅度， 由单片机AT89S52控制调节步进频率1HZ。在此基础上，用模拟乘法器MC1496实现了正弦调制信号频率为1KHZ的模拟相度调制信号；用FPGA芯片产生二进制NRZ码,与AD9850结合实现相移键控PSK、幅移键控ASK、频移镇键FSK。-AT89552 the singl
SVPWMsignalgeneratoroftheVHDLimplementation
- SVPWM信号发生器的VHDL实现,收费硕士论文,文章详细研究了SVPWM波的VHDL实现方法.-SVPWM signal generator of the VHDL implementation, charging master paper, the article detailed study of the SVPWM wave VHDL implementations.
zuoye2
- vhdl语言实现阶梯方波发生器 周期为8 -Step square-wave generator
New_Stepper_Motor_Drive_Circuit
- 本课题设计了一款用于两相混合式步进电机的驱动芯片，内部集成了PWM(脉 冲宽度调制)斩波控制和步进电机细分驱动功能，工作于36V并可持续输出1.5A 电流。PWM电流控制电路与3位非线性数模转换器相结合，可细分电机绕组上的 电流，对步进电机进行整步、半步、1/4步或1/8步的细分控制，从而实现了步 进电机不同步距角的运作。为了改善电机性能，特别是电机工作在微步距模式下 的正弦电流波形下时，芯片可提供三种不同的电流衰减模式（快衰减模式、慢衰 减模式、混合衰减模式）。同时，芯
shizitongxin
- 本文主要讨论了使用CPLD（复杂可编程逻辑器件）设计简单的数字通信系统。文中主要描述了设计课题的前景、CPLD技术的先进性术和VHDL硬件描述语言的应用；说明了数字通信的原理，并进行方案论证，提出了我们的基本电路设计方案；最后对具体电路及其各个功能模块分别进行分析和软件设计，用VHDL语言编写三种已调波的程序，并进行了总结分析与展望。 -g mzz yz z
renyiboxing
- 信号发生器是一种常用的仪器，能够实现各种波形，不同频率的输出，电子测试系统的重要部件。本研究 的数字信号发生器足基于直接数字合成即DDS技术设计的，采用VHDL与C语言相结合的方法，通过查找存储 于ROM查找表中的各种标准波形数据，产牛频率Hf调并且高精度的正弦波、方波、锯齿波等常用信号，并且町 以通过修改表中的数据，实现任意信号发生器-Signal generator is a commonly used instrument to achieve a variety of wav
waveform-signal-generator
- 基于FPGA的波形信号发生器的设计和实现，利用VHDL语言实现正弦波三角波等波形信号输出-The waveform signal generator based on FPGA design and implementation, using VHDL language to realize sine wave triangular wave and waveform signal output
sin
- vhdl语言写的基于rom的正弦波发生器，包含代码和仿真图-VHDL language used to write rom-based sine wave generator contains code and simulation Figure
function-of-fangbozhenxianandsanjiao
- 基于FPGA的函数信号发生器VHDL设计，包括方波、三角波和正弦波-FPGA-based VHDL design function signal generator, including a square wave, triangle wave and sine
CPU
- 我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构，实现了cpu的基本功能如：加减乘除运算，跳转等。此外，里面有一个17位的ROM区，是存储指令的。你可以写出一段17位的指令代码，并放入ROM区，该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0 17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。-I am a 2014 graduate of Fudan