搜索资源列表
CRC
- 详细介绍了循环冗余校验CRC（Cyclic Redundancy Check）的差错控制原理及其算法实 现。-Details of Cyclic Redundancy Check CRC (Cyclic Redundancy Check) theory and the error control algorithm.
crc_explain
- 循环冗余校验 CRC 的算法分析和程序实现。通信的目的是要把信息及时可靠地传送给对方，因此要求一个通信系统传输消息必须可靠与快速，在数字通信系统中可靠与快速往往是一对矛盾。为了解决可靠性，通信系统都采用了差错控制。本文详细介绍了循环冗余校验CRC（Cyclic Redundancy Check）的差错控制原理及其算法实现-Cyclic Redundancy Check
CPU
- 基于FPGA控制的ASIC CPU系统设计，全是用VERILOG代码编写，可以做加减乘除运算 -FPGA-based control ASIC CPU system design, all made with VERILOG code writing, arithmetic operations can be done
68013
- 68013USB芯片控制的的verilog代码，经过验证是可用的-Verilog code 68013USB chip control, proven is available
at7_ex02
- 8个拨码开关分别控制8个LED的亮灭状态。基于vivado平台编写的Verilog代码(8 dial switches control 8 LED's bright and dead state respectively. Verilog code based on vivado platform)