搜索资源列表
counter-
- 用AT89S51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行频率计数，计数的频率结果通过8位动态数码管显示出来。要求能够对0－250KHZ的信号频率进行准确计数，计数误差不超过±1HZ。-A single chip with AT89S51 T0, T1 timing counter function, to complete the input signal frequency counting, counting the frequency of 8 resulted in t
Counter-integration-testing-case
- 集成测试用例案例，较为详细介绍集成测试用例构成，供参考。-Integrated test case, constitute a more detailed integration test cases for reference.
Counter
- 描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法-With descr iption of a count enable asynchronous reset and preset features of numerical parallel 8-bit adder
VHDL
- 在电子技术中，频率是最基本的参数之一，又与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。在本次毕业设计中我们选择使用单片机来制作数字频率计，并在实际制作中采用了直接测频法。利用延时产生的时基门控信号来控制闸门，通过在单位时间内计数器记录下的脉冲个数计算出输入信号的频率，最终送入LCD中显示。这样制作出来的频率计不仅可以满足设计题
Counter
- 此硬件电路为抢答器积分电路，可实现抢答后的计分，且此电路只是两路示例电路，若需要更多只需同样复制就可以了，需用Protel软件打开，希望能对大家有所帮助！-This hardware circuit Responder integral circuit can be realized to answer in the post scoring, and this circuit is only an example two-way circuit, if more can be copied j
counter
- Source code of a up/down counter in VHDL
a_time_counter_using_verilog
- a time counter using verilog
Counter
- 所谓24进制计数器,要在数码管上直观的显示0,1…..22,23等数,再归零-The so-called binary counter 24 to the digital control on the visual display 0,1 ... .. 22,23 and a few, then zero
counter
- a couter by vhdl , let us enjoy
8-jinzhi-counter
- 8进制计数器 每计数八次进一次位，vhdl语言的基础程序，对初学者很有帮助-8 binary counter into a bit of each of eight counts, vhdl language based program, very helpful for beginners
10-jinzhi-counter
- 10进制计数器 每计数十次有一个进位，是vhdl编程的基础程序，应用于fpga cpld可编程逻辑器件-Total scores of 10 binary counter has a per carry, is the basis for vhdl programming procedures used in programmable logic devices fpga cpld
15-jinzhi-counter
- 15进制计数器 每计数十五次有一个进位，是vhdl编程的基础程序，应用于fpga cpld可编程逻辑器件-Fifth decimal counter 15 counts each have a carry, is the basis for vhdl programming procedures, programmable logic devices used in fpga cpld
functional-counter-
- 这是关于多功能计数器报告，里面详细介绍了关于多能计数器的设计，硬件的实现。-This is a report on the multi-function counter, which detailed more than able to counter on the design, hardware implementation.
FPGA-based-frequency-counter
- 文章主要介绍了使用VHDL实现数字频率计的功能，其中包含了各部件的VHDL语言描述，仿真和大致硬件框图，对于初学EDA者大有帮助。-The article introduces the VHDL realization of the functionality of the digital frequency meter, which contains the hardware block diagram of the various components of the VHDL languag
counter
- vhdl语言做的4位可逆计数器和格雷码转换器，包括具体代码和仿真结果-vhdl language do four reversible counter and Gray code converter, including a specific code and simulation results
COUNTER
- a counter upward and donward until a certain number, designed on the quartus 2 web edition 9.1 simple code
Counter-less-than-100
- 用计数器中断实现100以内的按键计数，包含源代码和proteus电路仿真，值得一看。-Counter interrupt button count less than 100, contains the source code and proteus circuit simulation, worth a visit.
counter
- 用VHDL设计一个带加减功能的同步计数器-VHDL design a synchronous counter with addition and subtraction functions
counter
- 一、基础部分（70 ） 设计一个简易计算器，它具有下列运算功能： 1. 两个无符号的8位二进制数的相加； 2. 两个无符号的8位二进制数的相减； 3. 数值和运算符用4×4键盘输入，输入的值为十进制，其中A为“+”，B为“-”，C为“退格”E为“=”， 4. 数值用数码管以十进制形式显示，以加法为例，初始时显示全“0”，先输入被加数，输入时数字顺序是从左到右。例如，输入1、2、3应该在显示器上上显示“123”，在输入运算符，按下运算符键后，数码管显示全“0”，再输入加数，方法
matlab-counter
- matlab 计算器设计 通过软件界面来实现计算器的功能-matlab calculator designed by a software interface to achieve functional calculator