搜索资源列表
000011111
- 介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPGA/CPLD和USB技术，给出了硬件实现框图，同时给出了FPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。
Alter_ppt
- 这些ppt文件详细介绍了使用Altera公司FPGA芯片编程时的注意问题，包含时序、EBA、LPM库等，还有一些实用技巧供学习。对于使用Altera FPGA的同志会有帮助，但全部为英文编写，请注意。
VHDL
- 本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。
Timing
- 开发环境是QUARTUSI,ISE等FPGA开发工具，本问主要描述FGPA开发过程中需要注意的时序
LCD(July20th)
- 研究用FPGA实现对LCD显示驱动的控制，通过一个数字时钟作为演示，具体论证用FPGA驱动字符型液晶显示器的方法，其核心是控制液晶显示控制器的时序，经测试，该方法切实可行，可以代替用单片机驱动LCD。
电子九阴真经
- 《DSP芯片的原理与开发应用》 《通过在FPGA设计流程引入功率分析》改善PCB的可靠性 《如何快速解决PCB设计EMI问题》菜鸟入门必看 《CADENCE射频SiP方法学套件加速无线应用设计》 《如何有效地管理FPGA设计中的时序问题》 《利用微型热管理和电源管理技术》解决电子设计的关键难题 最新射频IC应用编程接口设计方案 《DC/DC电源管理应用中的功率MOSFET的热分析方法》有效的解决方法 《基于PSoC3芯片的步进电机微步控制方案》经典案例 《SVN，HG，GIT命
FPGA调试工具chipscope
- Chipscope是XILINX推出的一款在线调试软件，价格便宜，通过它完全可以脱离传统逻辑分析仪(太贵)来调时序，观察FPGA内部的任何信号，触发条件、数据宽度和深度等的设置也非常方便，但是肯定也存在不足，比如速度和数据量方面。Chipscope本身是一个逻辑分析仪，主要用于在上板测试过程中采集并观察芯片内部信号，以便于调试。
ug_ram_rom
- fpga中经常用到ram和rom，更多人只会拿着乱用，不懂其真正原理，本文档详细说明了，fpga中rom和ram的时序和怎么使用！-fpga ram and is often used rom, holds more people will mess with, do not understand its true principles, this document details, fpga in the rom and ram timing and how to use!
IIRfilterFPGA
- 介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。-Introduction of the IIR filter FPGA implementation method of IIR digital filter timing control, delay, multiplication and accumulation complement the four modules
TheResearchAndIPDesignOfSMBusBasedSmartBattery
- 本文研究了SMBus 规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下 (Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台 完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有 良好的性能。-This paper studies the SMBus specification, based on the introduction of the typical system
OFFSET
- 如何发现并解决FPGA设计中的时序问题OFFSET约束-How to find and solve the FPGA design OFFSET timing constraint problem
pci
- pci总线设计在计算机多总线结构中，PCI总线以其速度高、可靠性强、成本低及兼容性好等性能，在各种总线标准中占主导地位，而基于PCI总线标准的接口设计己成为相关项目开发中的优先选择。现阶段PCI总线设计主要采用FPGA现场可编程逻辑阵列来设计，基于FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且其先进的开发工具使整个系统的设计调试周期大大缩短，基于FPGA的PCI总线设计已经成为总线设计的最主要的设计方式。 本文提出了一种基于FPGA的PCI接口的简单设计方案，简要介绍了PCI总线的
StaticTimingAnalysis
- 学习FPGA设计时需要考虑系统的静态时序是否满足要求-FPGA design study and the need to consider whether the system to meet the requirements of static timing
jifenlvboqi
- 为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术.多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器.在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级CIC滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过Quartus Ⅱ的时序仿真分析得以验证,实际中可以推广应用.-In order to solve software-defined radio communications system after I
fpga_time_constraints
- 时序约束，可以优化FPGA的性能，是FPGA的高级应用-Timing constraints, you can optimize the performance of FPGA is a high-level application of FPGA
doublemult
- 设计了一个双精度浮点乘法器。该器件采用改进的BOO TH 算法产生部分积, 用阵列和 树的混合结构实现对部分积的相加, 同时, 还采用了快速的四舍五入算法, 以提高乘法器的性能。把 设计的乘法器分为4 级流水线, 用FPGA 进行了仿真验证, 结果正确 并对FPGA 实现的时序结果 进行了分析。-Designed a double-precision floating-point multiplier. The device uses an improved algorithm fo
DDR2deFPGAsheji
- 使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器以及DDR2 SDRAM操作时序-Using the Virtex-4 FPGA devices to achieve DDR SDRAM and DDR2 SDRAM controller operation timing
fpga-DESIGN
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。-In digital circuit design, the timing design is a main indicator of system performance in
music-Player-based-on-FPGA
- 设计了一种基于Altera FPGA的音乐播放器，能够实现从SD卡中读取所有音乐文件，并通过开发板送至DAC数模转换器并播放出音频文件。本设计基于SOPC技术，使用Nios2软核处理器实现，包括软硬件设计两个部分。硬件部分主要负责对SD卡控制器的ip核编写及调试，实现硬件所需功能。软件部分主要负责对SD卡按时序进行音频文件的读取操作以及音频信息的输出。同时，制作了一个小型的音乐播放模块，实现音乐的播放。最终作品基本满足要求。-Altera FPGA-based design of a music
时序分析
- XILINX 时序约束使用指南笔记 ——时序约束介绍 时序约束方法 时序约束原则等(XILINX time series constraints use guide notes -- time series constraints introducing time series constraint principles, etc.)