CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - hdl chip

搜索资源列表

  1. SOC_EDA

    1下载:
  2. 利用EDA工具和硬件描述语言(HDL),根据产品的特定要求设计性能价格比高的片上系统,是目前国际上广泛使用的方法。与传统的设计方法不同,在设计开始阶段并不一定需要具体的单片微控制器(MCU)和开发系统(仿真器)以及带有外围电路的线路板来进行调试,所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和各种外围器件的HDL模块。设计人员在EDA工具提供的虚拟环境下,不但可以编写和调试汇编程序,也可以用HDL设计、仿真和调试具有自己特色的快速算法电路和接口,并通过综合和布线工具自动转换为电路结构
  3. 所属分类:行业发展研究

    • 发布日期:2008-10-13
    • 文件大小:18.47kb
    • 提供者:lilin
  1. pld MegaWizard Plug-In Manager

    1下载:
  2. 利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个project,DEVICE选用EPF10K70RC240-4,对它们进行 时序仿真,将仿真波形(输入输出选用group)在一页纸上打印出来。 2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_
  3. 所属分类:软件工程

    • 发布日期:2016-01-24
    • 文件大小:31.46kb
    • 提供者:李侠
  1. DouglasHDL

    0下载:
  2. Douglas Smith HDL Chip Design (OCRed)
  3. 所属分类:software engineering

    • 发布日期:2017-05-25
    • 文件大小:7.92mb
    • 提供者:andry_nik
  1. 18.基于2.4GHz的数字基带系统设计与实现

    1下载:
  2. 首先设计了 2.4GHz 数字基带系统的架构,该架构包括模拟前端、数字 基带、寄存器、协议处理和 I/O 等模块,其中,数字基带模块由发送子系统和接收 子系统构成。基于该架构,使用 Verilog HDL (hardware descr iption language,硬件 描述语言)设计了数字基带发送子系统,该发送子系统由 PPDU、symbol-to-chip、 chip-to-precode、 CRC 和白化五个模块组成,采用 symbol-to-chip 和 chip-to-pr
  3. 所属分类:文档资料

搜珍网 www.dssz.com