CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - verilog hdl

搜索资源列表

  1. Verilog HDL的基础教程

    0下载:
  2. Verilog HDL的基础教程PDF资料
  3. 所属分类:编程文档

    • 发布日期:2008-10-20
    • 文件大小:283.46kb
    • 提供者:yuhengzhou
  1. Verilog HDL参考资料

    0下载:
  2. Verilog HDL参考资料 浙江大学
  3. 所属分类:报告论文

    • 发布日期:2010-12-04
    • 文件大小:287.04kb
    • 提供者:chattt
  1. veilog HDL编码规范

    0下载:
  2. 详细介绍了verilog HDL编码的注意事项和基本规范。分为可综合部分,仿真专用部分以及nc-verilog仿真环境的建立。
  3. 所属分类:编程文档

  1. Verilog-to-do-SD-card

    1下载:
  2. 本文档内是基于Verilog HDL的SD卡SPI模式下的读写程序,内有详细的注释,且通俗易懂。-This document is based on Verilog HDL in the SD card in SPI mode to read and write procedures, which are detailed notes, and easy to understand.
  3. 所属分类:File Formats

    • 发布日期:2015-07-28
    • 文件大小:8kb
    • 提供者:快乐天使
  1. 设计与验证-Verilog HDL

    0下载:
  2. 设计与验证-Verilog HDL.rar
  3. 所属分类:编程文档

  1. Verilog

    0下载:
  2. 是摩托罗拉关于Verilog HDL的开发规范,相信对于学习Verilog程序设计的人会有很大的帮助-Motorola on the development of Verilog HDL specification, I believe that learning Verilog for programming will be of great help to people
  3. 所属分类:software engineering

    • 发布日期:2017-03-29
    • 文件大小:216.1kb
    • 提供者:
  1. verilog

    1下载:
  2. Verilog 4*4查表法乘法器,应用广泛,速度快。-Verilog hdl。
  3. 所属分类:File Formats

    • 发布日期:2016-12-12
    • 文件大小:1kb
    • 提供者:faj
  1. fre_ctrl

    0下载:
  2. 利用verilog语言,从上至下层次管理的设计思想;Verilog HDL的行为描述和结构描述,实现8位频率计,4个0检测修正电路的原理说明-The use of Verilog language, top-down hierarchical management design idea Verilog HDL descr iption of the behavior and structure of a descr iption of the realization of frequency
  3. 所属分类:Project Design

    • 发布日期:2017-03-28
    • 文件大小:13.87kb
    • 提供者:黎明
  1. i2c_verilog

    0下载:
  2. verilog i2c 控制源代码,包括读写控制-verilog i2c source code control
  3. 所属分类:File Formats

    • 发布日期:2017-03-24
    • 文件大小:3.07kb
    • 提供者:付工
  1. Verilog

    0下载:
  2. verilog HDL语言使用手册,包括:语法规则,RTL设计思想和方案等-verilog HDL language user manual, including: grammar rules, RTL design ideas and programs
  3. 所属分类:Document

    • 发布日期:2017-05-12
    • 文件大小:2.8mb
    • 提供者:徐杰猛
  1. fft_fpga

    0下载:
  2. FFT(快速傅里叶变化)蝶形算法 Verilog HDL语言-FFT Verilog HDL
  3. 所属分类:Project Design

    • 发布日期:2017-03-29
    • 文件大小:687.6kb
    • 提供者:李云龙
  1. verilog-traffic-light

    0下载:
  2. 基于VerilogHDL设计的交通灯控制系统本设计利用Verilog HDL 语言、采用层次化混合输入方式,可控制4个路口的红、黄、绿、左转四盏信号灯,让其按特定的规律进行变化。 -This design using Verilog HDL language, adopt hierarchical mixed input method, four intersection control of red, yellow, green, left four lamp lights, let its
  3. 所属分类:software engineering

    • 发布日期:2017-03-29
    • 文件大小:95.95kb
    • 提供者:镶牙另
  1. verilog-ieee.pdf.tar

    0下载:
  2. IEEE 2001 verilog 标准 ,详细讲述了 业内 公认的 VERILOG 标准 ,-The Verilog¤ Hardware Descr iption Language (Verilog HDL) became an IEEE standard in 1995 as IEEE Std 1364-1995. It was designed to be simple, intuitive, and effective at multiple levels of abstractio
  3. 所属分类:File Formats

    • 发布日期:2017-04-09
    • 文件大小:2.1mb
    • 提供者:adam
  1. verilog-hdl

    0下载:
  2. 王金明:《Verilog HDL 程序设计教程》,包括Verilog HDL的程序,对于初学者有一定的帮助-Wang Jinming: Verilog HDL programming tutorial, including Verilog HDL program, help for beginners
  3. 所属分类:software engineering

    • 发布日期:2017-11-11
    • 文件大小:157.46kb
    • 提供者:James
  1. Verilog-HDL

    0下载:
  2. verilog HDL程序入门,很好学,基本和C语言一样,几天就可以简单的编程-verilog HDL program entry, very good school, Basic and C language, a few days can be a simple programming
  3. 所属分类:Communication

    • 发布日期:2017-11-12
    • 文件大小:10.9mb
    • 提供者:李文帅
  1. Advanced-Digital-Design-with-the-Verilog-HDL-1st-

    0下载:
  2. Advanced Digital Design with the Verilog HDL 1st Ed. solution manual by Ciletti
  3. 所属分类:Project Design

    • 发布日期:2017-04-09
    • 文件大小:1.02mb
    • 提供者:Kumaran K
  1. verilog-hdl(VIA-COMPANY-DOCUMENTS)

    0下载:
  2. verilog hdl学习 威盛内部资料-verilog hdl language(VIA reference document)
  3. 所属分类:software engineering

    • 发布日期:2017-05-11
    • 文件大小:1.96mb
    • 提供者:sun shuo
  1. Advanced Digital Design with the Verilog HDL

    0下载:
  2. Advanced Digital Design with the Verilog HDL (M.D.Cilett)
  3. 所属分类:编程文档

    • 发布日期:2016-02-15
    • 文件大小:21.74mb
    • 提供者:rukzak
  1. 三角函数的Verilog HDL语言实现

    0下载:
  2. 以Actel FPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波,利用Verilog HDL语言实现死区时间可调的SPWM全数字算法,并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, rea
  3. 所属分类:文章/文档

    • 发布日期:2017-12-16
    • 文件大小:145kb
    • 提供者:所罗门
  1. 计算机原理与设计:Verilog HDL版

    1下载:
  2. 计算机原理与设计:Verilog HDL版
  3. 所属分类:其它文档

« 12 3 4 5 6 7 »
搜珍网 www.dssz.com