搜索资源列表
filter-vhdl-code
- filter-vhdl-code.rar为滤波器的完整VHDL程序，可用于IIR与FIR滤波器的仿真与验证实现，包括代码综合。使用版本为ISE6.3.
VHDL设计的相关实验，包括4位可逆计数器
- VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w
详细介绍了SDRAM的时序控制
- 详细介绍了SDRAM的时序控制，如果使用VHDL代码从SDRAM中读取数据。-Details of the SDRAM timing control, if you use VHDL code to read data from the SDRAM.
daima
- fir滤波器的代码实现，最好使用quartus ii开发工具-Fir filter code realization, had better use quartus ii development tools
elock
- 基于vhdl语言的电子密码锁设计。有代码-The design of electronic locks. Code
Arbi_PulseGen_vhd
- 利用fpga实现的任意脉冲波形产生器 很有用的vhd代码-FPGA realization of the arbitrary use of pulse generator vhd useful code
vhdl
- 电梯控制器的模块电路，其中一个很重要的模块，是txt格式的代码-Elevator controller module circuit, which is a very important module is the code txt format
matlab_to_vhdlfpga
- 本文提出了加快发展之路 从理论设计,通过Matlab / Simulink环境 在定点算法对其行为模拟的 在FPGA或定制实现硅片。这个了 实现了netlist移植的Simulink系统 描述成的硬件描述语言[VHDL]。在这个例子中,这个 Simulink-to-VHDL转换器被设计来使用 代码来描述结构VHDL系统互连, 允许简单的行为说明基本模块。 结果VHDL bit-true交付后代码 比较定点Simu
ppm
- ppm是通信类系统比较重要的前段部件，本设计只给出vhdl的代码实现，并给出测试。-ppm decoder
cpudesignvhd
- 内包含在VHDL环境下的CPU设计原理图和代码以及最后的仿真过程-Within the VHDL environment is included in the CPU design schematics and code, as well as the final simulation
Autowasher
- 这是一个数字逻辑课程设计的报告，包含原代码，一个自动洗衣机系统的模拟实现-This is a digital logic course design report, including the original code, an automatic washing system simulation to achieve
risc32
- VHDL设计实例与仿真中的32位risc代码，经仿真确定可以通过-VHDL design and simulation of the 32-bit risc code, as determined by simulation
tcm_code
- tcm 编码 代码是V_LOG从工程中直接烤的 可以直接编译使用-tcm code V_LOG CODE
FPGA-basedincrementalphotoelectricencodercountcirc
- 基于FPGA的增量式光电编码器计数电路设计,文章含有Verileg HDL代码.-FPGA-based incremental photoelectric encoder count circuit design, the article contains Verileg HDL code.
mnl_nios_programmers32
- nios处理器的介绍以及汇编代码的说明，altera公司的官方文件-introduction of nios processor & descr iption of assembly code
median
- 中值滤波的实现，该代码使用的是verilog 语言 module median(clk,reset,load,din,mult,dout,over,a3,b3,c3,a2,b2,c2,a1,b1,c1)-Median filter implementation, the code using verilog language module median (clk, reset, load, din, mult, dout, over, a3, b3, c3, a2, b2, c2, a1,
VHDL-basedhigh-speedserialADconvertercontroldesign
- 基于VHDL的高速串行AD转换器控制设计与实现,收费论文,文章中含有设计方法和代码.-VHDL-based high-speed serial AD converter control design and implementation, charges papers, articles containing design methods and code.
1024点FFT的VHDL代码
- 自己编写的1024点FFT的代码，里面含有说明，程序和仿真波形，课程设计格式，编译通过，程序可以作为参考
VHDL交通灯
- 利用VHDL写的交通等程序，代码在文档中，可以实现十字交通灯的各种状态模拟(Using the traffic program written by VHDL, the code can be used to simulate the various states of the cross traffic lights in the document.)