CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 小数分频

搜索资源列表

  1. VHDL_FOR_DIV

    1下载:
  2. 清楚地讲述了怎样用VHDL语言设计整数分频、小数分频、分数分频等,是学习VHDL不可多得的好材料!-clearly described how to use VHDL design frequency integer, decimal fraction frequency, the frequency scores. VHDL is learning very good material!
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:314.88kb
    • 提供者:梁峰
  1. fenpin

    0下载:
  2. 任意数分频的各种设计方法,包括奇偶分频,小数分频等等。
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:65.48kb
    • 提供者:阿里家家
  1. NdotXfd

    0下载:
  2. 可实现任意一位小数分频,在quartus II中仿真验证通过,输入端N为分频系数的十位数,X为分频系数的个位数.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:3.91kb
    • 提供者:刘希庭
  1. DDS_vhdl

    0下载:
  2. 实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M
  3. 所属分类:行业应用软件

    • 发布日期:2008-10-13
    • 文件大小:495.16kb
    • 提供者:姚文武
  1. ClkDiv_2p5

    0下载:
  2. 2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢,慢慢上传吧~
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:119.25kb
    • 提供者:catalina
  1. huaweixiaoshufenpin

    0下载:
  2. 华为的小数分频专利 PDF文档 里面的内容比较详细 分析了当前的小数分频方法以及专利小数分频方法的实现算法以及步骤
  3. 所属分类:其它

    • 发布日期:2008-10-13
    • 文件大小:384.79kb
    • 提供者:yuekun
  1. VHDL

    0下载:
  2. 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 用的电路,并在 ModelSim 上进行验证。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:314.86kb
    • 提供者:黄鹏曾
  1. esenha

    0下载:
  2. 用Bresenham算法在FPGA上实现小数分频器,verilog编写,计算机图形法
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:7.45kb
    • 提供者:黄鹏曾
  1. VHDL

    0下载:
  2. 实现任意小数分频的VHDL源代码,方便,快捷,提供丰富的资料可供参考,希望大家喜欢
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:511.38kb
    • 提供者:张楚荀
  1. DDS小数分频

    0下载:
  2. 文件列表(点击判断是否您需要的文件,如果是垃圾请在下面评价投诉): DDS小数分频 ...........\Block1.vhd.bak ...........\db ...........\..\add_sub_9mh.tdf ...........\..\DDS.asm.qmsg ...........\..\DDS.asm_labs.ddb ...........\..\DDS.cbx.xml ...........\..\DDS.cmp.
  3. 所属分类:VHDL编程

  1. 小数分频VHDL代码

    0下载:
  2. 所属分类:文档资料

  1. 使用VHDL进行分频器设计

    0下载:
  2. 详细介绍了利用vhdl实现小数整数分数及不通占空比分频的方法
  3. 所属分类:其它文档

  1. PhaseNoise.rar

    0下载:
  2. 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。,Fractional-N technology to s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:279.79kb
    • 提供者:朱成发
  1. any_div_freq

    0下载:
  2. 可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.-Can be arbitrary points on the input clock frequency (integer or decimal), with complete Quartus II project document.
  3. 所属分类:source in ebook

    • 发布日期:2017-03-29
    • 文件大小:240.59kb
    • 提供者:拉灯
  1. clock_divider

    0下载:
  2. 任意小数分频器产生原理,及详细说明文档,任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)-Generate arbitrary decimal divider principle, and detailed descr iption of the document, arbitrary number of sub-frequency (including the odd-even numbers and decimals) design methods (including VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:22.92kb
    • 提供者:xiang
  1. DividerVHDL

    0下载:
  2. 使用VHDL进行分频器设计,主要是一些分频的东西,整数分频,小数分频,奇次分频和偶次分频-Divider using VHDL to design, mainly because some sub-band stuff, integer divider, fractional-N, odd and even sub-sub-sub-sub-band frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:314.61kb
    • 提供者:赵勇涛
  1. xiaoshufenpin

    0下载:
  2. 基于FPGA的实现小数倍分频代码,广泛应用于数字通信中。-FPGA-based implementation of a small multiple of sub-frequency code, widely used in digital communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:391.77kb
    • 提供者:wang xiaobo
  1. DDS-FENPIN

    0下载:
  2. DDS实现任意小数分频,2.4.6,8和小数分频-DDS to achieve any fractional frequency 2.4.6,8 and fractional-N
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-23
    • 文件大小:495.98kb
    • 提供者:高大勇
  1. divide

    0下载:
  2. 关于verilog的分频程序 等占空比 非等占空比 小数分频 奇数分频-Verilog frequency on the sub-procedures such as the duty cycle of non-duty-cycle fractional odd frequency, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.28kb
    • 提供者:杜方
  1. decimal_divison

    0下载:
  2. 使用双模计数器实现的FPGA小数分频器,语言verilog HDL。-FPGA implementation using dual-mode fractional divider counter, language verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:545.04kb
    • 提供者:冯正
« 12 3 4 »
搜珍网 www.dssz.com