搜索资源列表
detector
- 本程序实现8位序列检测的功能-the program eight Sequence Detection functions.
序列检测器
- 不仅有源码，还有仿真波形图，看看会有帮助的
Sequence-detector-design
- 序列检测器设计的思路大多都是用FSM来实现的,此思路是通过移位寄存器来实现序列检测-Sequence detector design ideas are often used to achieve the FSM, the idea is to achieve through the shift register sequence detection
111
- 使用JK触发器设计111序列检测器，当检测到输入为111时输出为1，否则为0-JK flip-flop design using the sequence detector 111, when input 111 is detected when the output 1, otherwise 0
EntropyOutlier
- 查找孤立点 JAVA代码，简单易用，孤立点，即数据中不同于数据一般模型的数据对象，可能由度量或执行错误导致，也可能是固有数据变异性的结果，预示着重要的信息。与一般热门研究课题不同，目前没有任何一款国际认可的软件可以直接对对孤立点进行检测与分析，孤立点检测与分析的算法研究是近年来数据挖掘领域新兴的复杂困难而有意义的课题。在诈骗检测、贷款申请处理、网络入侵检测、时间序列检测、网路性能监视、故障诊断、图像中检测噪声点等方面都有广泛的应用。-outlier detection
Sequencedetector
- 序列检测器可用来检测一组或多组由二进制码组成的脉冲序列信号，这在数字通信领域有广泛的应用。当检测器连续收到一组串行二进制码后，若这组码与检测器中预制的码相同，输出为A，否则输出为B。序列检测I/O口的设计如下：设Din是串行数据输入端，clk是工作时钟，clr是复位信号，D是8位待检测预置数，QQ是检测结果输出端。-Sequence detector can be used to detect one or more sets consisting of binary code from the
EDA3add
- 序列信号发生器与检测器设计：用状态机设计实现串行序列检测器的设计，先设计（可用原理图输入法）序列信号发生器产生序列：0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。-Sequence signal generator and detector design: The Design and Implementation of a serial sequence of state machine design of
VHDL
- 序列检测器设计VHDL源程序 任意输入串行数据串-VHDL source code sequence detector design arbitrary string of serial data input
serial_check
- 本实验需要实现一个序列检测器，用来检测输入的串行位流是否和程序设定的位串相一致，若一致则在验证波形的出现一个高电位来表示。本实验需要验证的位串是“101011”。-In this study, need to implement a sequence detector, to detect whether the input serial bit stream and procedures consistent set of bit strings, if the same occurs in
序列检测器
- 本例子为一个序列检测器的程序，序列为：110010010000100101００，检测的序列为10010(This example is a sequence detector procedure, the sequence is: 11001001000010010100, the detection sequence is 10010)
11位巴克码序列峰值检测器
- （1）能够检测巴克码序列峰值； （2）在存在1bits错误情况下，能够检测巴克码序列峰值 （3）具体说明参见说明文档((1) the spike sequence of Barker code can be detected; (2) the spike sequence of Barker code can be detected under the condition of 1bits error)
检查硬件序列号
- 可以检测到硬件CPU网卡等序列号，可以做硬件绑定(You can detect the hardware CPU network card and other serial number, you can do hardware binding)
Mann-Kendall突变检测
- matlab，Mann-Kendall突变检测 ，数据序列(MK mutation detection)
class8_FSM
- 序列检测机（状态机实验），是Verilog状态机最基本的小实验，用于体会状态机的原理和作用（原作者：小梅哥）(Sequence detection machine is the most basic small experiment of Verilog state machine)
project_2_10010
- 检测的序列10010的一个小程序，用vivado做的(A program for detecting sequence '10010' powered by vivado 2014.4)
序列检测器设计
- 序列检测程序，检测数列中的程序。希望对大家有帮助，版权所有，只可以作为参考(i do not speak english this is a number process .sjkjskjd znbjsahh isa siu oa u uasidui yauyd adyius i sauyi i aidus)
序列检测
- CAZAC序列 PN序列介绍 检测算法 以及源代码(the introduction of CAZAC sequence,PN sequence ; detection algorithm of CAZAC sequence,PN sequence; and source codes for matlab simulation.)
6bit序列检测器
- 1、用数码管显示被检测的连续数字序列，MSB在前； 2、当输入的数字序列连续六个值等于一组串行码（如00011101）时输出高电平并报警显示，同时用两位数码管显示出现的次数。 3、串行码的值可设定(6bit sequence detector)
10101011110序列检测
- 1.画出检测序列1010101110的状态转换图,并且使用veriogHDL写出相应程序
超高速场景下随机接入前导序列的检测
- 针对通信系统中用户设备在超高速移动场景下产生的大多普勒频偏问题，提出了一种利用新限制集方法生成随机接入前导序列的检测算法。该方法根据新限制集频率偏移导致功率弥散的特点，采用５个检测窗口对随机接入前导序列进行联合检测。首先，找到５个候选窗口中每个窗口峰值功率的最大值并记录位置；然后，将 ５ 个候选检测窗口的峰值功率最大值进行叠加作为前导序列检测峰值功率。仿真结果表明，所提方法可以有效地规避大多普勒频偏对随机接入前导序列检测带来的影响。