CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 有限状态机 系统设计

搜索资源列表

  1. 有限状态机

    0下载:
  2. 有限状态机FSM思想广泛应用于硬件控制电路设计,也是软件上常用的一种处理方法(软件上称为FMM--有限消息机)。它把复杂的控制逻辑分解成有限个稳定状态,在每个状态上判断事件,变连续处理为离散数字处理,符合计算机的工作特点。同时,因为有限状态机具有有限个状态,所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理,相反,有限状态机是闭环系统,有限无穷,可以用有限的状态,处理无穷的事务。-FSM thinking widely used hardware control circuit d
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:8.25kb
    • 提供者:李易
  1. TheWholeDescriptionOfSimulinkStudy

    0下载:
  2. 以Simulink为主要工具介绍了系统仿真方法与技巧,包括连续系统、离散系统、随机输入系统和复数系统的仿真。介绍了模声封装技术、电力系统模块集、非线性系统设计模块集、S-函数编写与应用、Stateflow有限状态机、虚拟现实工具箱等中高级使用方法,最后还介绍了半实物仿真技术与实时控制技术。
  3. 所属分类:matlab例程

    • 发布日期:2008-10-13
    • 文件大小:591.47kb
    • 提供者:阳关
  1. zhuangtaijijtd_VHDL

    0下载:
  2. 用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路*通信号灯无人自动管理的控 制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:137.12kb
    • 提供者:wang
  1. zhuangtaiji

    0下载:
  2. 有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.-This procedure as a single process moore-type finite state machine underlying the design of the source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:29.35kb
    • 提供者:谭海洋
  1. UART

    0下载:
  2. UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠. -UART is a wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:37.69kb
    • 提供者:徐明宝
  1. EDA

    0下载:
  2. 利用 VHDL 设计的许多实用逻辑系统中,有许多是可以利用有限状态机的设计方案来 描述和实现的。无论与基于VHDL 的其它设计方案相比,还是与可完成相似功能的CPU相 比,状态机都有其难以逾越的优越性,它主要表现在以下几方面: h由于状态机的结构模式相对简单,设计方案相对固定,特别是可以定义符号化枚举 类型的状态,这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而 且,性能良好的综合器都具备许多可控或不可控的专门
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:214.33kb
    • 提供者:王涛
  1. state_mm

    0下载:
  2. 有限状态机源码,verilog语言编写。非常详细的示范了FSM状态机的编写。-Finite state machine source code, verilog language. A very detailed model of the FSM state machine preparation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:685byte
    • 提供者:王先生
  1. ktkzxt

    0下载:
  2. 利用有限状态机描述的空调控制系统,温度状态有过高、过低、正好三种状态,控制方式有升温和制冷两种;设计了温度传感装置-The use of finite state machine described in the air-conditioning control systems, temperature conditions are too high, too low, just three states, the control methods are two kinds of heating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:159.11kb
    • 提供者:
  1. Message-driven_finite_state_machine_framework

    0下载:
  2. 在Tornade集成开发环境下设计和实现了一种消息驱动有限状态机的框架。本系统封装了VxWorks提供的消息发送机制,增加了消息标识,消息类别等参数;采用自己的软时钟,设置相应的时间超时管理;设置了自己的内存管理机制。-Tornade integrated development environment in the design and implementation of a message-driven finite state machine framework. The system e
  3. 所属分类:VxWorks

    • 发布日期:2017-04-01
    • 文件大小:82.35kb
    • 提供者:杜洁璇
  1. AReconfigurableFIRFilterSystemBasedonFPGA

    1下载:
  2. 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来,设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数,通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置,实现数字滤波器参数可调;配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算,滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换,保证了系统的有序运行。-In
  3. 所属分类:Project Design

    • 发布日期:2017-05-21
    • 文件大小:6.08mb
    • 提供者:mabeibei
  1. sodamachine

    0下载:
  2. 刚做完的一个实验,传上来分享一下 写的一般,请见谅 原题是麻省理工的一道EDA设计题:设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱 数。 (1)用到有限状态机;(2)用VHDL编程 -Just finished an experiment, transfer up to share writing in general, please forgive the original question is a Massachusetts Institute of T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:227kb
    • 提供者:Han
  1. traffic

    0下载:
  2. 采用 EDA 技术,并应用目前广泛应用的VHDL 硬件电路描述语言,实现交通灯系统控制 器的设计。掌握使用VHDL 语言设计有限状态机的方法。-Using EDA, and applied widely applied to the VHDL language, hardware circuit to describe traffic control system Design. Master use VHDL language design method of finite state
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.05kb
    • 提供者: lijianchen
  1. zidongshouhuojisheji

    1下载:
  2. 本文采用Verilog HDL描述语言实现自动售货机系统的销售动作,用有限状态机进行系统状态描述,自动售货机通电复位时,自动进入系统初始状态,本文设计的自动售货机控制系统主要可以实现投币处理、计算投币总额、输出商品,输出找零、余额计算并显示等功能。-This verilog hdl describe language used for automatic machines system of action, with a limited system of state, state, the v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:33.78kb
    • 提供者:高菲悦
  1. EDA3

    0下载:
  2. 实验目的 1.学习一般有限状态机的设计; 2.实现串行序列的设计。 二、设计要求 1. 先设计0111010011011010序列信号发生器; 2. 再设计一个序列信号检测器,若系统检测到串行序列11010则输出为“1”,否则输出为“0”,并对其进行仿真和硬件测试。 -Purpose of the experiment 1. Learning the general design of finite state machine 2. Serial sequence de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:91.91kb
    • 提供者:维吉尔
  1. ISE_lab14

    0下载:
  2. 采用EDA技术,并应用目前广泛应用的VHDL硬件电路描述语言,实现交通灯系统控制 器的设计。掌握使用VHDL语言设计有限状态机的方法。-With EDA technology and application of the widely used hardware descr iption language VHDL, to achieve traffic light system controller design. Master the use of VHDL language desig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:505.55kb
    • 提供者:zhangsheng
  1. SJ_FSM

    0下载:
  2. 这是有限状态机的学习资料,详细介绍了设计有限状态机的步骤和方法,对想学习数字系统设计的朋友应该有所帮助-This is a finite state machine learning materials, details the steps to design finite state machines and methods for studying digital system design to a friend should help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:121.28kb
    • 提供者:陈泰安
  1. Ch8

    0下载:
  2. 《Verilog HDL数字系统设计及仿真》第八章有限状态机的设计源代码-" Verilog HDL design and simulation of digital systems." Chapter VIII of the finite state machine design source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.11kb
    • 提供者:Cliu
  1. Digital-temperature--system

    0下载:
  2. 基于有限状态机设计的数字温度传感器控制系统-Digital temperature sensor control system based on finite state machine design
  3. 所属分类:LabView

    • 发布日期:2017-04-25
    • 文件大小:37.45kb
    • 提供者:kingboo
  1. FPGA_SDRAM

    0下载:
  2. UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果。-fpga verilog uart sram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:19.36mb
    • 提供者:jackwu
  1. rgy

    0下载:
  2. 交通灯设计,利用有限状态机的交通灯控制系统设计与仿真(Traffic light design)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:1.62mb
    • 提供者:Danielzl
« 12 »
搜珍网 www.dssz.com