搜索资源列表
有限状态机
- 有限状态机FSM思想广泛应用于硬件控制电路设计，也是软件上常用的一种处理方法(软件上称为FMM--有限消息机)。它把复杂的控制逻辑分解成有限个稳定状态，在每个状态上判断事件，变连续处理为离散数字处理，符合计算机的工作特点。同时，因为有限状态机具有有限个状态，所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理，相反，有限状态机是闭环系统，有限无穷，可以用有限的状态，处理无穷的事务。-FSM thinking widely used hardware control circuit d
状态机设计
- 详细说明状态机的设计，用VHDL实现，是不错的教程-detailed state machine design, VHDL, is a good guide
有限状态机设计与实现源代码
- 有限状态机设计与实现源代码.zip-finite state machine design and realization of the source code. Zip
7状态机设计
- 这是“状态机设计（讲稿）”，希望对正在学VHDL的同学有帮助，谢谢！-This is the "state machine design (the scr ipt)", and I hope to learn VHDL is there to help the students, thank you!
用Verilog和VHDL设计状态机的论文
- 详细介绍了用Verilog和VHDL设计状态机的技术。
EMS-用状态机原理进行软件设计
- 用状态机原理进行软件设计
H-MVIP与 ST-BUS双向通信解决方案
- 为满足高密度多厂商集成协议(H-MVIP)和串行电信总线(ST-BUS)在通信领域中的应用需求，提出两者之间的双向通信解决方案。 采用状态机结合硬件描述语言的设计方式，在现场可编程门阵列上实现整个方案，包括同步、接收、缓存、总线生成与转换、监测等模块。 实验结果证明了该方案的可行性。
lcd_controler.rar
- 用FPGA设计12832中文液晶控制器,采用状态机的方式，提高稳定性！,FPGA cyclone control 12832LCD
sdh
- sdh帧处理过程，同步状态机设计，时钟分频设计，F1数据输出-sdh synchronization
fft
- FPGA控制串行AD（AD0804）,状态机实现，可以根据该程序实现数字电压计，数字温度计的设计-FPGA serial control AD (AD0804), state machine to achieve, you can program according to the number of voltage, the digital thermometer design
mealy_state_machine
- 本程序为米勒状态机经典设计模块，对用状态机设计程序控制部分具有指导意义-This procedure for Miller classic state machine design modules, using state machine control part of the design of guiding significance for
touch
- 在驱动程序中设定了触摸屏所处的7个不同状态，分别用从-1到5的数字表征，这7个状态构成了一个触摸屏状态机，系统根据当前状态做出下一步的处理，如表1所示。整个软件设计根据功能可以划分为5个部分，分别是初始化、设备打开、读操作、中断处理以及I/O控制-In the driver set the touch screen in which seven different states, respectively, from-1 to 5 the number of characterization,
UART
- UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口.由于常用UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计.首先简要介绍UART的基本特点,然后依据其系统组成设计顶层模块,再采用有限状态机设计接收器模块和发送器模块,所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真实现.最后将UART的核心功能集成到FPGA上,使整体设计紧凑,小巧,实现的UART功能稳定、可靠. -UART is a wi
esm
- 详细介绍了三种高效状态机设计，其中还有PDF格式的说明（英文版）。-Detailed information on the status of the three high-performance design, including descr iption of PDF format (in English).
FSM
- 有限状态机设计指导,详细介绍了设计状态机过程中的有关经验，以及各种状态机设计的相互优劣对比-Finite state machine design guidance, details of the design state machine during the relevant experience, as well as various advantages and disadvantages of each state machine design comparison
state
- verilog语言编写的高效状态机设计，值得好好学习一下-verilog language efficient state machine design, it is well to study the
Three-stage-state-machine
- 状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许 多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本章在引入状态机设计思想的基础上，重点讨论如何写好状态机。-State machine is an important part of logic design, state machine design engineers a direct response to the logic level of skills, so the company s ha
zhuantaiji
- 简单的状态机设计，功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能，有限状态机共提供8个状态（包括初始状态IDLE）。-Simple state machine design, function is to detect a 5-bit binary sequence " 10010." Taking into account the possibility of overlapping sequences, finite state machines prov
vhdl
- 基于状态机的交通灯控制，运用状态机设计红黄绿交通灯控制电路系统。(Based on state machine traffic light control, the use of state machine design red, yellow and green traffic lights control circuit system.)
verilog状态机
- 采用Verilog语言设计一个序列信号发生器和一个序列信号检测器，二者都以状态机模式实现。序列信号发生器输出8位宽度的序列信号“10110110”，通过数码管显示出来；序列信号发生器的输出接入序列信号检测器，检测器检测当前的输入信号，若出现目标序列信号则通过蜂鸣器输出一个声响，表示检测到有效的目标信号。(A sequence signal generator and a sequence signal detector are designed using Verilog language, b