搜索资源列表
数字边沿鉴相器
- 数字边沿鉴相器 verilog源程序 -figures for 2500 phase-2500 verilog source digital phase detector verilog source
sdui
- 用数值计算方法研究三阶锁相环的非线性性能及其改善途径.建立具有正弦鉴相特性的三阶锁相 环的动态非线性微分方程 ,通过编制数值解程序 ,求出不同条件下的相轨迹和时间响应图 ,分析了电路参数和初 始条件对三阶锁相环非线性性能的影响 ,并提出改善非线性性能的途径.-numerical calculation method PLL third-order nonlinear properties and improved ways. Establish special sinusoidal ph
phase
- 实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试
dpll
- DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
digitalPLL
- 数字锁相环实现源码,有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
ruanjiansheji
- 本简易网络导纳分析仪以C8051F020为控制和数据处理核心,由正弦信号发生器模块、滤波和功率放大模块、I/V变换模块、导纳角测量模块、导纳模测量模块、键盘模块以及液晶显示模块组成。采用数字控制DDS芯片AD9851产生100Hz-10KHz正弦信号,经滤波和功率放大后驱动网络负载。从网络负载中提取被测量信号,输入到以真有效值转换集成芯片AD637为核心的电压和电流测量电路构成的导纳模测量模块中进行导纳模测量。导纳角测量模块是从导纳模测量模块中取电压和电流信号分别经过零比较后使用鉴相器对信号相位
基于MCS_51单片机的高精度数字测相方法.pdf
- 相位是周期信号的一种重要的波形参数. 利用 MCS - 51 单片机与外部电路相结合 ,充分 利用其片内资源 ,采用过零鉴相法 ,高频脉冲填充计数 ,多周期等精度测量方法 ,实现了相位差的高精度 测量. 着重介绍了系统原理及硬软件实现方法
dpll
- 基于Verilog的数字锁相环。包括三个模块,数字鉴相器DPD、数字环路滤波器DLF、数控振荡器 DCO三部分构成-Verilog-based digital PLL. Consists of three modules, the digital phase detector DPD, digital loop filter DLF, digitally controlled oscillator DCO three parts
111
- 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值-Digital phase detector, digital PLL frequency synthesizer system FPGA realization of referential value
multipath_estimation
- 直扩系统中的多径干扰信号的估计消除技术,通过仿真标量多径对直达信号的鉴相特性的影响-DSSS system multipath interference estimate signal cancellation technology, through the simulation of scalar multi-path of the direct signal phase characteristics. .
quadrature_phase_detect
- verilog程序,正交鉴相算法。可用记事本打开。然后复制到Quartusii里。-The programe written in hardware discr iption languange verilog.
pll
- DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. -DPLL by the phase detector, K addition and subtraction counter mode, pulse subtraction circuit, sy
DesignoftrackingloopofGPSsoftwarereceiver
- 本文在分析GPS 软件接收机跟踪原理的基础上,首先比较码环与载波环不同鉴相器的性能,然后对二阶锁相环中不同环路参数设下的跟踪效果进行仿真分析,最后设计 了合适的码环与载波环路,并用实际采集的GPS 数据论证了所设计环路的有效性,为GPS 软件接收机跟踪环路的设计提供了参考。-Based on the analysis of GPS receiver tracking software on the basis of the principle, first compare the diffe
84f704a6df6c
- 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic principles of integrated PLL chip M C 145159 work characteristic
verilog_PLL
- 全数字锁相环的verilog源代码,包括鉴相器,K变摸可逆计数器,加减脉冲器和N分频器。已经仿真实现。(All digital phase-locked loop Verilog source code, including phase discriminator, K variable touch reversible counter, add and subtract pulse and N frequency divider. Have been implemented by simula
基于数字鉴相的自由轴法RLC测量方法研究
- 基于数字鉴相的自由轴法RLC测量方法研究,嵌入式系统实现LCR电桥的基本原理。(Research on RLC measurement method of free axis method based on digital phase discrimination and the basic principle of LCR bridge realized by embedded system.)
dpll源程序
- 一种设计数字锁相环的思路,包含异或鉴相器、k模可逆计数器、脉冲加减计数器、N分频器等,实现相位的锁定。(A design of digital phase locked loop (PLL) consists of a phase discriminator, a K mode reversible counter, a pulse addition and subtraction counter, a N frequency divider and so on, to lock the pha
干涉仪程序
- 实现相关干涉仪包括数据产生和鉴相两部分。MATLAB实现。(The realization of correlation interferometer includes two parts: data generation and phase discrimination. Matlab implementation.)
正交鉴相算法.
- 正交鉴相算法的verilog源码,有部分注释,用于学习还不错!