当前位置：
首页 资源下载
搜索资源 - 4 bit counter in vhdl
搜索资源列表
-
0下载：
八音自动播放电子琴设计 vhdl源码，文件内有具体注释
[VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-
-Octave electronic keyboard play aut
-
-
0下载：
系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间；
因为各状态持续时间不一致，所以上述计数器应置入不同的预置数；
倒计时计数值输出至二个数码管显示；
程序共设置4个进程：
① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号；
② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号。-System to set up a two BCD code c
-
-
0下载：
Ripple carry counter with 4 bit resolution implemented in behavioral VHDL. attaches as well is a jpg with the logic gates bock diagram. this is an asinchronous design.
-
-
0下载：
7段数码管译码器设计与实现
一．实验目的
1. 掌握7段数码管译码器的设计与实现
2. 掌握模块化的设计方法
二．实验内容
设计一个7段数码管译码器，带数码管的4位可逆计数器
[具体要求]
1. 7段数码管译码器
使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。
将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15，
2. 带数码管的4位可逆计数器
将实验三的结果
-
-
0下载：
四位10进制VHDL频率计设计说明
四位频率计的结构包括一个测频率控制信号发生器、四个十进制计数器和一个十六位锁存器（本例中所测频率超过测频范围时有警示灯）。-Four 10-digit frequency counter VHDL design descr iption of the structure of the four frequency meter includes a measuring frequency control signal generator, four deci
-
-
0下载：
vhdl source code for a 4 bit counter to be use in active hdl and other vlsi softwares-vhdl source code for a 4 bit counter to be use in active hdl and other vlsi softwares....
-
-
0下载：
it is 4 bit ripple carry adder. it is one type of counter you can say. in which carry is added. it is vhdl code and its waveform which is run in altera quars II.
-
-
0下载：
8位上下同步计数器 适宜小型练手操作 易于理解(an 8-bit up and down synchronous counter in VHDL with the following
features:
(1) The same ports are used for signals to be inputted and outputted. The ports are
bi-directionally buffered (three-state).
(2) The counter is
-
