CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 4 to 1 MUX

搜索资源列表

  1. Electronic-Design-Automation

    0下载:
  2. 用vhdl语句描述4位等值比较器,4选1多路选择器,8位奇偶校验电路功能-VHDL language used to describe the equivalent four comparators, 4 election more than one MUX, 8-bit parity circuit functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.05kb
    • 提供者:徐靖
  1. mux

    0下载:
  2. 4:1 mux test version.
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-02
    • 文件大小:2.85kb
    • 提供者:won ho jung
  1. 4_1

    0下载:
  2. 4 选1 多路选择器-4 to 1 MUX ========
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:167.64kb
    • 提供者:彭红
  1. mux

    0下载:
  2. the multiplexer program are designed 2:1 and 4:1 in verilog model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:548byte
    • 提供者:prabakaran
  1. finallab

    0下载:
  2. introduction to veri well and behaviural modeling code for 4 to 1 mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:170.82kb
    • 提供者:kaleem
  1. ADD6

    0下载:
  2. 此源代码是基于Verilog语言的多种方式实现的4 选 1 MUX、多种方式实现的4 选 2 MUX 、多种方式实现的1 位半加器 、多种方式实现的1 位全加器、种方式实现的 4 位全加器 、多种方式实现的输出 UDP 元件、两个时钟信号 、选择器 和各种仿真的源代码。-This source code is based on the Verilog language, multiple ways to achieve the 4 S 1 MUX, a variety of ways to ac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.77kb
    • 提供者:王柔毅
  1. xuanze4x1

    0下载:
  2. 基于VHDL语言 4选1 多路选择器 时钟48Mhz 功能4个输入只能有一个输出-Based on VHDL, 4 to 1 MUX clock 48Mhz features 4 inputs can be only one output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:141.24kb
    • 提供者:张帝
  1. verilog-programs

    0下载:
  2. These are first programs of my asic and fpgas lab.This folder contains simple half adder and its test bench using verilog language.Then it also contains 4 to 1 mux using two 2 to 1 muxes.Then its also has its test bench to check the code.These progra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.61kb
    • 提供者:gul
  1. Case-statement-described-4-1-Mux

    0下载:
  2. 用case 语句描述的4 选1 Mux 源码程序,好用--4 with a case statement described 1 Mux source program, easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:166.51kb
    • 提供者:柳勇
  1. make-file-vcs.tar

    0下载:
  2. this the verilog code of 4:1 mux and i have used case statement to explain the logic of this mux-this is the verilog code of 4:1 mux and i have used case statement to explain the logic of this mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:775byte
    • 提供者:mahavir
  1. Mux8to1

    0下载:
  2. mux 4 to 1 verilog code. It may be good for you !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:3.67kb
    • 提供者:viet
  1. mux

    0下载:
  2. mux 4 to 1 in vhdl with generic statement
  3. 所属分类:Project Manage

    • 发布日期:2017-03-29
    • 文件大小:1.52kb
    • 提供者:nima
  1. 7495

    0下载:
  2. shift register 7495 four d flip flop 5 mux 5495A/DM7495 4-Bit Parallel Access Shift Registers General Descr iption These 4-bit registers feature parallel and serial inputs, parallel outputs, mode control, and two clock inputs. The register
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-29
    • 文件大小:299.23kb
    • 提供者:chaitu
  1. mux4_to_1

    0下载:
  2. this files in quartus2 are 4 to 1 mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.33kb
    • 提供者:woo
  1. ads8688

    0下载:
  2. ADS8688 带 5V 单电源并支持双极输入的 16 位、8 通道、500Ksps ADC 具有集成模拟前端的 16 位 ADC 支持自动和手动两种扫描模式的 4 通道和 8 通道多路复用器 (MUX) 独立于通道的可编程输入范围: 双极:±10.24V、±5.12V 和 ±2.56V 单极:0V 到 10.24V 和 0V 到 5.12V 5V 模拟电源:1.65V 到 5V I/O 电源 恒定的阻性输入阻抗:1MΩ 输入过压保护:高达 ±20V 低漂移的片上 4.096
  3. 所属分类:单片机开发

    • 发布日期:2018-04-30
    • 文件大小:3kb
    • 提供者:baymax999
搜珍网 www.dssz.com