CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - CPLD UART

搜索资源列表

  1. FPGA-UART

    1下载:
  2. 用FPGA器件实现UART核心功能的一种方法 串行外设都会用到RS232-C异步串行接口,传统上采用专用的集成电路即UART实现,如TI、EXAR、EPIC的550、452等系列,但是我们一般不需要使用完整的UART的功能,而且对于多串口的设备或需要加密通讯的场合使用UART也不是最合适的。如果设计上用到了FPGA/CPLD器件,那么就可以将所需要的UART功能集成到FPGA内部,本人最近在用XILINX的XCS30做一个设计的时候,就使用VHDL将UADT的核心功能集成了,从而使整个设计更
  3. 所属分类:通讯编程

    • 发布日期:2008-10-13
    • 文件大小:26.81kb
    • 提供者:开心
  1. uart

    2下载:
  2. 采用CPLD实现串口通信(Verilog硬件描述语言)
  3. 所属分类:串口编程

    • 发布日期:2008-10-13
    • 文件大小:4.99kb
    • 提供者:wuzhidong
  1. CPLD的串口程序(VHDL)

    0下载:
  2. 在CPLD上实现UART,利用VHDL进行编程。
  3. 所属分类:系统编程

    • 发布日期:2009-01-03
    • 文件大小:729.46kb
    • 提供者:greatlht
  1. uart.rar

    0下载:
  2. VHDL语言编写的全功能串口模块(包含DTR,RTS等管脚),在CPLD器件上测试通过,VHDL language, full-featured serial modules (including DTR, RTS pin, etc.), in the CPLD device test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:218.62kb
    • 提供者:李特威
  1. UART

    1下载:
  2. 串口实验,很好用,我还有verilog HDL VHDL CPLD EPM1270 源代码-Serial experiments, very good, and I still have the source code verilog HDLVHDL CPLDEPM1270
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:331.38kb
    • 提供者:韩思贤
  1. UART

    0下载:
  2. 串口通讯 verilog CPLD EPM1270 源代码-Serial Communication verilog CPLDEPM1270 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:55.03kb
    • 提供者:韩思贤
  1. UART.ZIP

    0下载:
  2. 一个完整的用cpld实现串口功能的代码。经过验证,不经过任何修改便可使用。-serial port realized by vhdl.It has been tested and can be used with any change.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-23
    • 文件大小:54.97kb
    • 提供者:wangyilong
  1. CPLD_UART

    0下载:
  2. 基于FPGA CPLD设计与实现UART,一听名字就知道,不用再说了吧,-FPGA CPLD-based Design and Implementation of UART, a name, we know that you do not say any more,
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:1.15kb
    • 提供者:何力
  1. cp_uart_6

    0下载:
  2. 用CPLD驱动UART转USB芯片CP2102的verilog代码,与PC通信 包括CP2102的配置 驱动等-Using CPLD to drive the USB-UART CP2102 interface. verilog code, then communicate with PC, including the configuration and drivers, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:789byte
    • 提供者:vicky
  1. S7_PS2_RS232

    0下载:
  2. 利用cpld作为cpu控制器将ps2中取得按键值通过串口传送给pc机-cpld verilog ps2 UART
  3. 所属分类:Other systems

    • 发布日期:2017-04-09
    • 文件大小:1.37mb
    • 提供者:wphyl
  1. UART-CPLD

    0下载:
  2. 使用VHDL在CPLD上设计UART的一个项目-VHDL design UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.01mb
    • 提供者:yuyue
  1. miniuart2

    0下载:
  2. 用VHDL在CPLD/FPGA上实现与PC机的RS232通信-This UART (Universal Asynchronous Receiver Transmitter) is designed to make an interface between a RS232 line and a wishbone bus, or a microcontroller, or an IP core. It works fine connected to the serial port of a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.47mb
    • 提供者:李涛
  1. uart

    0下载:
  2. CPLD+MCU电压采集系统 测试程序-CPLD+ MCU voltage acquisition system
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:1.3kb
    • 提供者:cumtstone
  1. uart

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是:串口处于
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:795.53kb
    • 提供者:Domo
  1. uart-code-(Verilog)

    1下载:
  2. uart 源码 Verilog CPLD -uart code Verilog CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:10.07kb
    • 提供者:zhaochao
  1. UART

    0下载:
  2. verilog语言编写在CPLD上构建一个遵循串口通信规范的程序-verilog language serial procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:156.58kb
    • 提供者:邹宇汉
  1. cpld-urat-vhdl

    0下载:
  2. 基于CPLD的VHDL UART代码,串行异步通信,含代码及仿真图-Based on the CPLD VHDL UART code, serial asynchronous communication, including code and simulation diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:320.76kb
    • 提供者:瞿鑫
  1. UART

    0下载:
  2. 串口通讯,光纤通讯,需要中间一个CPLD的转换,这个转换需要一种自适应的算法。-Serial port and serial port and optical fiber communication and optical fiber communication serial communication serial port and serial port and optical fiber communication and optical fiber communication seria
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:281.75kb
    • 提供者:杨志鹏
  1. UART

    1下载:
  2. 使用标准VHDL编写的RS232协议,可在CPLD或者FPGA上直接实现串口通信功能。-use VHDL to implement RS232 protocol, which can be used in CPLD or FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:517.82kb
    • 提供者:林铎
  1. uart

    0下载:
  2. 通过CPLD,可以进行和电脑的串口通讯。-By CPLD, and computers can be serial communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:119.33kb
    • 提供者:Bill
« 12 »
搜珍网 www.dssz.com