搜索资源列表
KPCSMII
- Xillinx 的8位MCU软核的源代码，可在VertexII上运行，对CPU设计人员有很*意义-Xillinx the eight MCU soft-core source code can be run in VertexII. CPU designers to have great reference value
MICO8_DEMO_03_18_08.ZIP
- Lattice 超精简8位软核CPU--Mico8，开放所有源代码，包括VHDL，编译器，支持GCC编译器。可在Lattice所有FPGA和MachXO 器件上使用。本例包含示例和说明文档。对使用Lattice器件的用户或者学习CPU设计的人员有较高参考价值。,Lattice super-streamlined eight soft-core CPU- Mico8, open up all the source code, including VHDL, the compiler to supp
edk_for_busy_people
- XILINX 出品 EDK快速学习资料。 EDK在 Xilinx FPGA上构架一个CPU软核， 以提高整个系统的灵活性，和可扩展性。-EDK document by Xilinx. EDK is used to build a soft CPU Core on XILINX FPGA.
dft
- verilog语言实在点变换DFT源代码，可以配合软核或者其他CPU进行综合FFT变换，也可以单独使用生成module！-verilog language is point FFT transform source code, can tie in with the soft-core CPU, or other integrated FFT transform, it can be used to generate module!
8086IP
- 开源CPU软核8086的源码,波兰版Verilog源码-8086 soft-core CPU revenue source, the Polish version of Verilog source code
computer6
- 8位CPU软核设计与应用研究-8-bit CPU design and application of soft-core research .......
computer7
- 一款8位Turbo-51的CPU软核的设计-An 8 Turbo-51' s soft-core CPU design ....
LCD-Drive-and-control-based-on-NIOSII
- 本文介绍了一种基于NIOS II软核处理器实现对LCD-LQ057Q3DC02控制的新方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的“软” 硬件模块来协同实现显示控制的软硬件设计。利用SOPC技术，将NIOS II CPU和LCD控制器放在同一片FPGA中，解决了通常情况下必须使用LCD 控制专用芯片才能解决LCD显示的问题。-This article describes an approach based on NIOS II
cpu
- sopc 中的cpu软核，可以配置成soc,成为片上可编程系统-sopc in soft-core cpu, can be configured into a soc, as a programmable system chip
calc_v2_s3eboard
- Simple calculator EDK design implemented on Digilent S3EBOARD using Microblaze soft-core CPU. Input: PS/2 keyboard, output: VGA monitor.
Soft-core
- 介绍了基于ALTERA 公司FPGA 的双NIOSII 软核处理器在化工设备——脱丁烷塔控制系统中的应用。由于双CPU 处在同一块FPGA 芯片中，并且分担了不同的控制环节，使得整个控制系统与同功能类型产品相比，在成本显著降低的同时，安全性和抗扰动能力大幅提升-ALTERA FPGA-based company introduced a dual-core processor NIOSII soft Chemical Equipment- De-butane tower control syst
Nios_Embedded_Processor
- Altera公司原版设计手册，关于嵌入式nios ii 处理器-This manual provides comprehensive information about the Altera® Nios® 32-bit CPU. The terms Nios processor or Nios embedded processor are used when referring to the Altera soft core microprocessor in a
Busy_PeopleEDK
- 一个Xilinx FPGA上构架一个CPU软核， 以提高整个系统的灵活性，和可扩展性,EDK快速学习代码-On a Xilinx FPGA soft-core architecture of a CPU to improve overall system flexibility, and scalability, EDK quick learning code
nios_web
- 基于Nios的CPU软核设计实现，quartus-Nios soft core CPU based on the design and implementation, quartusII
fpga-display-bmp-pictures
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
DE1_fat32
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
MIPS_CPU_OR2000
- MIPS架构的开发的CPU软核OR2000 verilog实现，MIPS体系结构cpu设计入门参考-The development of the MIPS architecture CPU soft core OR2000
Xedk_for_busyI
- XILINX 出品 EDK快速学习资料。 EDK在 Xilinx FPGA上构架一个CPU软核， 以提高整个系统的灵活性，和可扩展性。 -XILINX produced the EDK rapid learning materials. EDK Xilinx FPGA architecture of a CPU soft core in order to improve overall system flexibility, and scalability.
FPGA_CPU(Nios)TFT-LCD
- 网络论文，非常有用。 基于FPGA 及嵌入式CPU(NiosⅡ)的TFT-LCD 接口设计 本文介绍了一种基于FPGA 及NiosII 软核处理器与TFT-LCD 接口的方法。它直接采 用CPU 对存贮器的读写，实现了对TFT-LCD 屏的实时操作。它具有直接、有效和速度 快等特点。该设计使CPU 对TFT-LCD 的控制极其简单化-Network papers, very useful. Based on FPGA and embedded CPU (Nios Ⅱ) TFT-L
CPU_test
- 设计并通过modelsim仿真软件实现了一个可以在FPGA平台上运行的8位RISC的CPU软核-Design an 8-bit RISC CPU soft core on an FPGA platform and simulate it using ModelSim