CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Verilog 数码管

搜索资源列表

  1. FPGA-verilog-交通灯

    3下载:
  2. 采用verilog编写的代码,用FPGA实现交通灯控制,包含有数码管显示控制,倒计时控制,状态机等,是练习Verilog代码编写的一个很好的实例!
  3. 所属分类:VHDL编程

  1. fpga的数码管显示程序

    0下载:
  2. 一个总结的数码管显示的verilog程序
  3. 所属分类:其它资源

  1. 矩阵键盘控制数码管

    0下载:
  2. verilog编程实现的矩阵键盘控制数码的程序,包括矩阵键盘驱动,seg7x8动态显示驱动及顶层显示模块的实现。
  3. 所属分类:源码下载

    • 发布日期:2011-04-05
    • 文件大小:107.61kb
    • 提供者:miwueshine
  1. ledcount60.verilog语言书写 用数码管显示

    0下载:
  2. verilog语言书写 用数码管显示,60位的计数器,加上分频模块可以实现时钟功能,verilog language digital display, 60-bit counter, together with the sub-frequency clock function modules can be achieved
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2017-03-26
    • 文件大小:1.07kb
    • 提供者:lvlv
  1. shuma.rar

    0下载:
  2. 数码管动态显示程序,verilog的,已经调试成功,verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:684byte
    • 提供者:houdan
  1. verilog下18b20测温并显示到数码管上

    1下载:
  2. verilog下18b20测温并显示到数码管上-verilog and display to the next 18b20 temperature on the digital control
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2013-04-06
    • 文件大小:5.84kb
    • 提供者:刘欣
  1. shumaguan.rar

    0下载:
  2. 用CPLD驱动数码管,实现从0000计到9999,数码管是用动态显示,程序用VERILOG完成的,CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.39mb
    • 提供者:wagjur
  1. fsmled

    0下载:
  2. verilog语言, 状态机实现数码管显示 -This uses verilog language to make state machine realization of digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:5.24kb
    • 提供者:普旭贺
  1. verilog

    0下载:
  2. verilog实现的数字频率计8位数码管输出显示同时矩形波分档输出-verilog implementation of digital frequency meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:10.26kb
    • 提供者:龚俊杰
  1. Mars_EP1C6F_Interface_demo(Verilog)

    0下载:
  2. FPGA开发板配套Verilog代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。-FPGA development board supporting Verilog code. Chips for the Mars EP1C6F. Some of the source interface. Including 7 digital tube, I2C communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.24mb
    • 提供者:chenlu
  1. i2c_AT24C04_Verilog

    1下载:
  2. 用Verilog HDL语言编写的AT24C04程序,并用数码管显示,已经过测试,很好用-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use--
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-26
    • 文件大小:10.78kb
    • 提供者:iyandy
  1. verilog

    1下载:
  2. 通过I2C接口读写EEPROM 在本项目中,我们利用Verilog HDL实现了部分I2C总线功能,并能够通过该总线对AT24C02进行读写操作。为了便于观察读写eeprom的结果,我们将读写的数据同时显示在七段数码管上,并设定读写的数据从0到255不断循环,这样就可以方便进行比较。 -Through the I2C interface to read and write EEPROM in this project, we use Verilog HDL to achieve some o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:8.45kb
    • 提供者:andy
  1. seg

    0下载:
  2. 数码管显示(verilog) 自己写的 在数码管上显示01234567 动态显示-Digital LED display (verilog) himself wrote in the digital tube display 01234567 dynamic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:589byte
    • 提供者:Along
  1. FPGA-verilog

    0下载:
  2. 用Verilog语言编写的一些简单的FPGA入门实验,用ALTERA DE2开发板和Quartus_II软件开发环境。包括:流水灯实验、数码管显示实验-With Verilog language preparation some simple introduction experiment, with FPGA ALTERA DE2 development board and Quartus_II software development environment. Include water l
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:10.02kb
    • 提供者:星光依旧
  1. pinlvji

    0下载:
  2. 自己编的一个频率计,verilog语言写的,用数码管显示方波的频率,测量量程是0.1hz~9999999hz,测方波的稳定性极高。-Their series a frequency counter, verilog language written with the digital display of the square wave frequency, measurement range is 0.1hz ~ 9999999hz, high stability of the square w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.36mb
    • 提供者:龙德勇
  1. my6

    0下载:
  2. fpga verilog程序,实现诸多模块功能,包括,数码管显示,与ad,da通信,与mcu通信,以便通过mcu将高速ad值显示在lcd显示器上。-fpga verilog program to achieve a number of modules, including, digital display, with the ad, da communication, communication with mcu, mcu high-speed through the ad to the val
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.45mb
    • 提供者:liu
  1. 69122349lift_controler-verilog

    0下载:
  2. 实现电梯控制,一到七楼,通过led实现层数,数码管显示数字。(Through simulating elevator hoistway information, elevator controller is tested and assessed)
  3. 所属分类:其他

    • 发布日期:2017-12-22
    • 文件大小:649kb
    • 提供者:不悔妹妹
  1. digitron

    0下载:
  2. 数码管驱动实例,产生一个每秒递增的16bit数据 以16进制方式显示在4位数码管上(Digital tube driver instance, generate a 16bit data increments per second It is displayed on 4 bit digital tube by 16 Decimal System)
  3. 所属分类:Windows编程

    • 发布日期:2017-12-30
    • 文件大小:1.57mb
    • 提供者:航天梦
  1. 数码管动态显示

    0下载:
  2. 动态数码管的显示源码,分享出来交流学习,希望大家喜欢(dynamic display of digital tube)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-03
    • 文件大小:11kb
    • 提供者:木槿范特西
  1. teacher_uart

    1下载:
  2. 由verilog编写的uart收发模块,能够在串口助手发送字符,并在数码管上显示,开发板为basys3 内置约束文件(The UART transceiver module written by Verilog can send characters to serial assistant and display them on the digital tube. the development board is built-in constraint file of basys3)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-03-27
    • 文件大小:1.84mb
    • 提供者:abc1997
« 12 3 4 5 6 7 8 9 10 ... 20 »
搜珍网 www.dssz.com