CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - alu verilog 32 bit alu verilog

搜索资源列表

  1. alu_32_bit

    0下载:
  2. verilog 32-bit ALU-verilog 32-bit ALU
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.23kb
    • 提供者:qwasqwas
  1. alu

    0下载:
  2. 这是32位alu的代码,使用verilog写的,包含了简单的运算功能-This is a 32-bit alu code, use verilog to write, and includes a simple arithmetic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.01kb
    • 提供者:杨恋
  1. 07302529

    0下载:
  2. 计算机组成原理实验(MAX PLUS) 1.ALU设计 2.MEM设计 3.32位2选1选择器-Principles of Computer Organization Experiment (MAX PLUS) 1.ALU design 2.MEM design 3.32 2 election 1 selector
  3. 所属分类:Project Design

    • 发布日期:2017-04-07
    • 文件大小:238.9kb
    • 提供者:翁浩达
  1. alu_32_bit

    0下载:
  2. 一个Verilog语言写的32位ALU的源码。-A language written in Verilog source code for a 32-bit ALU.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.97kb
    • 提供者:sunny
  1. ALUALUcontrol

    0下载:
  2. 实现32位的ALU,使其能够支持基本的指令。用Verilog HDL语言或VHDL语言来编写,实现ALU及ALU控制器。 -To achieve 32-bit ALU, so that it can support the basic directives. With the Verilog HDL language or VHDL language to write, implement ALU and the ALU controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.01mb
    • 提供者:于伟
  1. ALU

    0下载:
  2. verilog硬件仿真,实现32-bit RISC微处理器的算数逻辑单仿真元(ALU),实现加减运算、逻辑运算、移位运算。仿真级别为RTL级。-verilog hardware simulation, to achieve 32-bit RISC microprocessor arithmetic logic one simulation element (ALU), to achieve addition and subtraction operations, logic operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.84kb
    • 提供者:
  1. alu

    0下载:
  2. It is 32 bit ALU code in Verilog HDL programming Language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:520byte
    • 提供者:srikanth
  1. VeriRISC_CPU_Verilog

    1下载:
  2. Verilog硬件描述语言实现VeriRISC CPU。模块包含:8位寄存器,5位计数器,32*8 RAM,8位ALU,MUX,顺序控制器,时钟生成器。包含TB。-This code is to model a VeriRISC CPU. It incorporates several modules: 8-bit register, 5-bit counter, 32 by 8 RAM, 8-bit ALU, scalable MUX, sequence controller, and clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:8.54kb
    • 提供者:张昊溢
  1. alu

    0下载:
  2. 32位alu模块实现加减法、逻辑运算、移位、比较和置高位立即数等功能。verilog实现。-32-bit alu module achieves functions like addition and subtraction, logical operations, shift, compare, and set a high immediate number by verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:885.55kb
    • 提供者:sherlydunn
  1. lab2.tar

    0下载:
  2. 32 bit alu using structural verilog. has test benches t-32 bit alu using structural verilog. has test benches too
  3. 所属分类:software engineering

    • 发布日期:2017-04-28
    • 文件大小:10.4kb
    • 提供者:gameproring
  1. ALU32

    1下载:
  2. 采用booth算法,实现了32位的ALU。(The 32 bit ALU is realized by using the Booth algorithm.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:1.68mb
    • 提供者:jetyeah
搜珍网 www.dssz.com