当前位置：
首页 资源下载
搜索资源 - decryption verilog
搜索资源列表
-
3下载：
verilog实现的AES-128加解密程序，FPGA验证通过-verilog implementation of AES-128 encryption and decryption process, FPGA verification through
-
-
0下载：
HMAC — MD 5算法的硬件实现，可以对初学者有一定得帮助。-HMAC- MD 5 algorithm for hardware implementation
-
-
0下载：
这是我用Verilog写的DES加解密程序,准确的说这是一份实验报告,里面不但有程序还有简单的注释[主要是针对仿真的波形的],我主要写的是主控部分,密钥生成部分参考了下版原康宏的程序.该程序即可加密也可解密,选用CycloneII器件即能跑到100Mhz以上.-This is what I used to write Verilog the DES encryption and decryption procedures, accurate to say that this is a test
-
-
0下载：
verilog 实现的3DES 和 DES 加解密算法，3DES目前还未被破解。-verilog implementation of 3DES and DES encryption and decryption algorithm, 3DES has yet to be cracked.
-
-
1下载：
椭圆曲线加解密算法的verilog实现，帮助初学者有效理解ECC算法。-Elliptic curve encryption and decryption algorithm verilog implementation, to help beginners understand the ECC algorithm is effective.
-
-
0下载：
xts-mode解密程序。verilog语言-xts-mode decryption
-
-
0下载：
AES 128bit数据,128bit密钥加解密的verilog语言实现-AES 128bit data, 128bit key encryption and decryption of the verilog language implementation
-
-
0下载：
FULL SIMOLATION IN VHDL FOR RSA DECRYPTION
-
-
0下载：
现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路，它们主要
用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲，它们完全可以用计算机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序，以研究算法的合理性和有效性的道理。-Modern computer and communication systems are widely used in electronic eq
-
-
0下载：
对于3DES加密解密算法的verilog实现，已经得到测试通过，对于学习3DES加密解密的实现过程很有用-3DES encryption and decryption algorithms for the verilog implementation has been tested for learning the implementation of 3DES encryption and decryption process is useful
-
-
0下载：
this DES encryption and decryption code in verilog-this is DES encryption and decryption code in verilog
-
-
0下载：
介绍了verilog HDL语言对AES算法进行数据加解密。-Introduced the verilog HDL language to AES algorithm for data encryption and decryption.
-
-
0下载：
RAS加解密模块，实现ras加密，解密功能。包括顶层文件，verilog代码实现-RAS Encryption and decryption
-
-
0下载：
It is really recent AES encryption Decryption verilog code. It is working well! Just doenload and use!!
-
-
1下载：
AES加解密Verilog HDL源代码，具体的算法参照相关书籍，里面含有testbench-AES encryption and decryption Verilog HDL source code, reference books specific algorithm, which contains testbench
-
-
0下载：
AES128加密解密verilog程序，通过modelsim验证过-AES128 encryption and decryption verilog program, verified by modelsim
-
-
0下载：
AES的加密解密verilog全部源代码-AES encryption and decryption verilog full source code
-
-
2下载：
AES加解密程序，128bit数据位宽，其中sbox和混合列运算在复合域GF(2^4)^2上完成(An AES encryption and decryption program with 128 bits datawidth, which used GF(2^4)^2 for sbox and mixcolumn.)
-
-
0下载：
verilog实现的AES加解密程序，接口为APB总线。(AES encryption and decryption program implemented by Verilog)
-
-
1下载：
AES128 Encryption/Decryption Verilog RTL Code
-
