CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - fir filter verilog

搜索资源列表

  1. fir_hdl.rar

    1下载:
  2. 一个 fir 滤波器的 verilog 实现, 与 matlab 产生的 reference code 相互验证。,verilog a fir filter to achieve, with the reference code generated by matlab mutual authentication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:96934
    • 提供者:wei
  1. fir.rar

    1下载:
  2. fir滤波器,verilog语言写的,容易看懂,fir filter, verilog language written in easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-07
    • 文件大小:1606
    • 提供者:王刚
  1. LMS_filter

    2下载:
  2. verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:350313
    • 提供者:rayax
  1. fir_16

    0下载:
  2. fir滤波器-verilog,基于verilogfir滤波器源码-fir filter-verilog, the fir filter based on the verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:742835
    • 提供者:zhc
  1. fir

    0下载:
  2. 比较简单的16位fir滤波器,16阶,verilog编写-Simple 16-bit fir filter, 16 bands, verilog prepared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-13
    • 文件大小:2048
    • 提供者:刘安
  1. 16_fir

    0下载:
  2. 16阶fir滤波器--本设计用verilog HDL语言串行DA算法实现16阶有限频率响应滤波器!-16-order fir filter- this design language verilog HDL serial DA algorithm limited frequency response of 16-order filter!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:799511
    • 提供者:yuming
  1. fir_verilog

    1下载:
  2. verilog编写的fir滤波器程序!-verilog prepared using the procedure fir filter!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5851
    • 提供者:yuming
  1. verilogHDL

    0下载:
  2. 本文主要分析了fir数字滤波器的基本结构和硬件构成特点,简要介绍了fir滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶fir数字滤波器的设计为例,给出了使用verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the fir digital filter structure an
  3. 所属分类:Other systems

    • 发布日期:2017-03-24
    • 文件大小:79775
    • 提供者:sundan
  1. coeff_rom_1_6

    0下载:
  2. fir filter basic verilog code for implementation-fir filter basic verilog code for implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1586
    • 提供者:surya
  1. coeff_rom_2_5

    0下载:
  2. fir filter basic verilog code for implementation-fir filter basic verilog code for implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1586
    • 提供者:surya
  1. coeff_rom_3_4

    0下载:
  2. fir filter basic verilog code for implementation-fir filter basic verilog code for implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1588
    • 提供者:surya
  1. verilog.DA.fir..

    1下载:
  2. verilog写的16阶串行DA算法fir滤波器-verilog written by 16-order fir filter serial DA algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:576442
    • 提供者:代鑫
  1. fir

    0下载:
  2. verilog编的fir滤波器,可以自己输入参数序列,产生滤波波形-verilog compiled fir filter, input parameters can be their own sequence, resulting in filtered waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1070
    • 提供者:lifei
  1. Xilinx-fir

    1下载:
  2. 基于Xilinx FPGA实现的系数可装载数字滤波器源代码-Configurable Digital filter Based on FPGA (using verilog under Matlab 2008a)
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-06
    • 文件大小:3090145
    • 提供者:胡文静
  1. fir_filter_verilog

    0下载:
  2. fir filter verilog project
  3. 所属分类:Algorithm

    • 发布日期:2016-07-07
    • 文件大小:34507
    • 提供者:Yoshi
  1. fir

    0下载:
  2. fir filter using verilog code
  3. 所属分类:Project Design

    • 发布日期:2017-05-10
    • 文件大小:2150370
    • 提供者:Karama
  1. fir

    0下载:
  2. 实现fir滤波,利用verilog语言对其进行了设计 -fir filter implementation using verilog language design was carried out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4126455
    • 提供者:翁萍
  1. verilogfir

    0下载:
  2. low pass fir filter programmed by verilog, you can change the coefficients in the program to achieve different response
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4224742
    • 提供者:吴恒
  1. fir_PGA

    0下载:
  2. 一种基于verilogfir滤波源码,并带matlab仿真源程序。-Based on the fir filter verilog source code and source code with matlab simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:23888
    • 提供者:对称
  1. fir filter design

    0下载:
  2. fir filter DESIGN IN verilog ON FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:18432
    • 提供者:GIRISH
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com