CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - law vhdl

搜索资源列表

  1. my_pll

    0下载:
  2. VHDL程序,使用锁相法实现位同步的算法,并可以对算法进行仿真-VHDL, the use of lock-in-law to achieve the synchronization algorithm, the algorithm can be simulated
  3. 所属分类:通讯/手机编程

    • 发布日期:2008-10-13
    • 文件大小:1.72kb
    • 提供者:笑容
  1. ulaw.rar

    0下载:
  2. 使用VHDL语言,实现通信脉冲编码调制(PCM)的u律压缩。,Using VHDL language, the realization of communication pulse code modulation (PCM) of u law compression.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.02kb
    • 提供者:wl
  1. cheng1.rar

    0下载:
  2. 用VHDL实现十六位移位乘法器 才有移位相加法来实现,Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:25.52kb
    • 提供者:齐娜
  1. serial

    0下载:
  2. -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 --制器,10个bit是1位起始位,8个数据位,1个结束 --位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:64.1kb
    • 提供者:johnson
  1. alaw

    0下载:
  2. 使用VHDL实现通信脉冲编码调制(PCM)中的a律转换,并实现串并、并串转换。-Use VHDL to achieve communication pulse code modulation (PCM) of a law conversion, and to achieve and string, and string conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5.08kb
    • 提供者:wl
  1. MedFilter_VHDL

    0下载:
  2. 用VHDL实现了Matlab中MedFilt1函数3阶中值滤波。进行排序时没有用软件使用的排序法,而是通过简单的比较实现。-VHDL implementation using the Matlab function MedFilt1 of 3-order median filter. Sort of no use when the software used to sort the Law, but through a simple comparison of implementation.
  3. 所属分类:VHDL编程

    • 发布日期:2012-12-01
    • 文件大小:2.01kb
    • 提供者:mike.chen
  1. A-law_enc

    0下载:
  2. A-law Encoder (VHDL)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:Victor
  1. division

    0下载:
  2. 分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:28.32kb
    • 提供者:旭东
  1. t1

    1下载:
  2. 实现电机M/T法测速的VHDL代码,只要修改cnt值大小即可修改M/T法切换的频率,当小于cnt时为T法,大于时为M法。-Motor M/T method velocimetry of the VHDL code, as long as the modified value of cnt to modify the size of M/T method of frequency switching, when cnt is less than for the T method, for M gr
  3. 所属分类:VHDL编程

    • 发布日期:2013-07-07
    • 文件大小:520byte
    • 提供者:tianson
  1. 11912911lunwen

    0下载:
  2. 本文主要介绍以EP1C3/EP1C6芯片进行十字路口的交通控制灯的设计,该系统可控制2个方向的红、黄、绿三盏灯,让其按特定的规律进行变化。用EP1C3/EP1C6作为交通控制灯的主控芯片,采用VHDL语言编写控制程序,利用MAX+PlusⅡ对设计结果进行仿真,发现系统工作性能良好。据此设计而成的硬件电路,也实现了控制要求。该设计展示了VHDL语言的强大功能和优秀特性。-This paper introduces the crossroads EP1C3/EP1C6 chip design of
  3. 所属分类:Document

    • 发布日期:2017-04-06
    • 文件大小:292.63kb
    • 提供者:灰太狼
  1. freehdl-0.0.6.tar

    0下载:
  2. inplementation of AES vhdl The use of a list of law, VHDL language based polynomial-based finite field multiplier, for the AES algorithm
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-09
    • 文件大小:1.33mb
    • 提供者:tarik
  1. ledrom

    0下载:
  2. 流水灯的VHDL源代码。当设计文件加载到目标器件后,LED灯会按程序设定的规律进行闪烁。-Water lights VHDL source code. When the design document, after loading to the target device, LED lantern according to the procedure set by law of flicker.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.77kb
    • 提供者:王唐小菲
  1. 20111122_4

    0下载:
  2. G711 defines two main compression algorithms, the µ -law algorithm (used in North America & Japan) and A-law algorithm (used in Europe and the rest of the world). The code provide codec in VHDL-G711 defines two main compression algorithms, the &#
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:13.19kb
    • 提供者:mpower
  1. 04301090a-u-law

    0下载:
  2. mod 16 counter using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:4.84kb
    • 提供者:anupam maurya
  1. UART_RS232(VHDL)

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位,8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是:串口处于全双工工作状
  3. 所属分类:assembly language

    • 发布日期:2017-11-14
    • 文件大小:593.25kb
    • 提供者:饕餮小宇
  1. pcm_coding

    0下载:
  2. 基于VHDL语言的a律13折线的编码,完成13位二进制码转换成8位码-Based on the VHDL language encoding of a law of 13 line
  3. 所属分类:Compiler program

    • 发布日期:2017-11-27
    • 文件大小:641byte
    • 提供者:任明月
  1. plj_top

    0下载:
  2. 自己写的一个频率计程序,用的是VHDL语言,功能已经实现,结果用8位数码管显示,精度达到小数点后3位,值得初学者看一看,测频原理是测周法-To write a frequency meter program, using VHDL language function has been achieved, the results with 8 digital display, accuracy of three decimal places, it is worth a look for begi
  3. 所属分类:Other systems

    • 发布日期:2017-05-14
    • 文件大小:3.04mb
    • 提供者:HUAJUN
  1. kiugaogao

    0下载:
  2. Using weighted model nodes in the network strength and weight are power law distribution, matlab wavelet analysis program, Various kalman filter design.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-20
    • 文件大小:5kb
    • 提供者:sjugm
  1. urjdp

    0下载:
  2. Using weighted model nodes in the network strength and weight are power law distribution, Using matlab written narrowband noise occurs, There are cycle detection, periodic testing.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-24
    • 文件大小:4kb
    • 提供者:faimunqeifen
搜珍网 www.dssz.com