CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - loop detector

搜索资源列表

  1. PLL_PLV

    0下载:
  2. 锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示,简单锁相回路[3,4]是由三个电路构成,分别为相位侦测器(Phase Detector)、回路滤波器(Loop Filter)、压控荡器(VCO)-phase-locked loop can be regarded as a phase output and input phase feedback system for synchronous reference input
  3. 所属分类:通讯编程

    • 发布日期:2008-10-13
    • 文件大小:146.35kb
    • 提供者:王浩
  1. costas的verilog程序

    3下载:
  2. costas的verilog程序,包含乘法器,DDS,鉴相器,环路滤波器等模块-costas the verilog program, including multipliers, DDS, phase detector, loop filter modules
  3. 所属分类:VHDL编程

    • 发布日期:2012-10-23
    • 文件大小:5.82kb
    • 提供者:潇潇
  1. avrx

    0下载:
  2. 血凝仪检测系统,硬件电路部分由正弦波产生模块、前级放大与滤波模块、检测线圈、锁相环同步检波模块、后级平滑滤波与放大模块、AD转换器、线圈驱动模块、单片机模块等部分组成。-Coagulometer detection system, the hardware circuit sine wave generated by the module, pre-amplification and filtering module, detection coil, phase-locked loop sync
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:93.09kb
    • 提供者:韦编三绝
  1. dpll

    3下载:
  2. 基于Verilog的数字锁相环。包括三个模块,数字鉴相器DPD、数字环路滤波器DLF、数控振荡器 DCO三部分构成-Verilog-based digital PLL. Consists of three modules, the digital phase detector DPD, digital loop filter DLF, digitally controlled oscillator DCO three parts
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-27
    • 文件大小:653.2kb
    • 提供者:栾帅
  1. ADF4157

    0下载:
  2. ADF4157是ADI公司出品的一款锁相环芯片,它含有一个鉴相器,一个电子泵,一个sigma delta 分频器-ADI Corporation ADF4157 is a production of the chip phase-locked loop, which contains a phase detector, an electronic pump, a sigma delta prescaler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:342.18kb
    • 提供者:sherry
  1. si4133-datasheet

    0下载:
  2. 该Si4133是一个单片集成电路,既执行IF和双频 RF合成为无线通信应用。在Si4133 包括三个和VCO,环路滤波器,参考和VCO分频器,相位 探测器。除法和可编程掉电设置与threewire 串行接口。-The Si4133 is a monolithic integrated circuit, both the implementation of the IF and dual-band RF synthesis for wireless comm
  3. 所属分类:Project Design

    • 发布日期:2017-03-31
    • 文件大小:458.5kb
    • 提供者:峰之巅
  1. ppl

    0下载:
  2. 锁相电路是相位锁定环(Phase Locked Loop)的简称,主要由鉴相器、环路滤波、压控振荡器成 。主要是要掌握LabVIEW图形化编程特点,-PLL circuit is phase-locked loop (Phase Locked Loop) for short, mainly by the phase detector, loop filter, VCO into. Mainly to grasp the features of LabVIEW graphical programm
  3. 所属分类:software engineering

    • 发布日期:2017-03-26
    • 文件大小:19.17kb
    • 提供者:生活的
  1. 1111111111111

    0下载:
  2. 一种感应线圈车辆检测器的抗干扰方法,An Induction Loop Vehicle Detector interference method-An Induction Loop Vehicle Detector interference method
  3. 所属分类:software engineering

    • 发布日期:2017-04-07
    • 文件大小:112.47kb
    • 提供者:几几
  1. DesignoftrackingloopofGPSsoftwarereceiver

    0下载:
  2. 本文在分析GPS 软件接收机跟踪原理的基础上,首先比较码环与载波环不同鉴相器的性能,然后对二阶锁相环中不同环路参数设下的跟踪效果进行仿真分析,最后设计 了合适的码环与载波环路,并用实际采集的GPS 数据论证了所设计环路的有效性,为GPS 软件接收机跟踪环路的设计提供了参考。-Based on the analysis of GPS receiver tracking software on the basis of the principle, first compare the diffe
  3. 所属分类:GPS develop

    • 发布日期:2017-03-27
    • 文件大小:619.53kb
    • 提供者:herui
  1. code

    0下载:
  2. it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit implementation of the digital fm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4.71kb
    • 提供者:syamprasad
  1. DPLL

    1下载:
  2. 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
  3. 所属分类:Communication

    • 发布日期:2017-03-27
    • 文件大小:779.95kb
    • 提供者:taotao
  1. PFDCP_prj

    0下载:
  2. 采用ADS对环路中鉴相鉴频器和电荷泵进行联合仿真,优化整体性能。-By ADS on the loop phase frequency detector and charge pump joint simulation, optimizing the overall performance.
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:20.8kb
    • 提供者:weijianjun
  1. dpll1600e

    0下载:
  2. 数字锁相环的设计,包括鉴相器,环路滤波器,spi口输出,分频器的源代码-Digital phase-locked loop design source code, including the phase detector, loop filter, spi port output divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:361.77kb
    • 提供者:zhujianhua
  1. fast_cpda

    1下载:
  2. 一种快速的基于在弦到点距离累技术的角点检测- A Fast Corner Detector Based on the Chord-to-Point Distance Accumulation Technique 1. Find the edge image using the Canny edge detector. 2. Extract edges (curves) from the edge image: 2a. fill gaps if they are
  3. 所属分类:matlab

    • 发布日期:2017-03-31
    • 文件大小:7.28kb
    • 提供者:zhouyan
  1. Phase-Locked-Loop.rar

    0下载:
  2. charge pump phase-locked loop with digital phase-frequency detector,charge pump phase-locked loop with digital phase-frequency detector matalab model
  3. 所属分类:matlab

    • 发布日期:2017-11-19
    • 文件大小:445.78kb
    • 提供者:my name
  1. DCO_ST

    0下载:
  2. 单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1011byte
    • 提供者:刘超
  1. DPLL_TEST

    0下载:
  2. 单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1kb
    • 提供者:刘超
  1. Vehicle-violation-detection

    0下载:
  2. 通过电子仪器自动控制摄像机或照相机,以成像技术再现交通违章车辆及...由四部分组成:①交通违章检测系统,根据事先设定的交通违章条件和数据,通过路面下设置的环行线圈检测器,或道路上设置的视频检测器,或测速雷达等自动识别违章 ... -Reproduction in imaging technology through electronic instrument automatically control the camera or the camera, traffic violation
  3. 所属分类:Project Design

    • 发布日期:2017-11-08
    • 文件大小:3.03kb
    • 提供者:lliuman
  1. gardnertimingdetector

    0下载:
  2. This paper presents the simulation performance of the all-digital symbol timing recovery using the Gardner Timing Error Detector over π/4-DQPSK modulation. The open loop statistics, the S-curve and the normalized timing error variance, were investiga
  3. 所属分类:Development Research

    • 发布日期:2017-11-16
    • 文件大小:269.54kb
    • 提供者:joel vilca
  1. dpll

    0下载:
  2. 用verilog编写的全数字锁相环,包括鉴相器,模K计数器,加减脉冲模块和分频模块,都经过验证-verilog based digital phase lock loop design, including phase detector,mode K counter, increment/decrement counter and frequency divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.08kb
    • 提供者:chi zhang
« 12 »
搜珍网 www.dssz.com