CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - quartus DDS

搜索资源列表

  1. dds

    0下载:
  2. 实现dds功能,利用quartus软件, 子模块包括加法器,锁相环,date-rom 利用原图将各模块综合,利用ps2键盘控制频率及相位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.72mb
    • 提供者:lijingfeng
  1. 多功能高精度信号发生器的设计

    1下载:
  2. 摘要:直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术,其数字结构满足了现代电子系统的许多要求,因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现,改变了现代电子数字系统的设计方法,提出了一种全新的设计模式。本设计结合这两项技术,并利用单片机控制灵活的特点,开发了一种新的函数波形发生器。在实现过程中,本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2009-05-28
    • 文件大小:2.09mb
    • 提供者:nacker@126.com
  1. learn_dds.基于quartus ii 9.0的简易dds波形发生器

    2下载:
  2. 基于quartus ii 9.0的简易dds波形发生器,可以产生正弦,方波,三角波,可变幅,可变频。非常适合学习使用,使用时请按自己的芯片和引脚设置,Quartus ii 9.0 Based on dds simple waveform generator can produce sine, square, triangle wave can be amplitude, frequency can be. Very suitable for learning to use, when used
  3. 所属分类:VHDL编程

    • 发布日期:2016-04-29
    • 文件大小:714.97kb
    • 提供者:陈东旭
  1. DDS.rar

    1下载:
  2. 自己在Quartus下用VHDL编写的一个DDS程序。包括寄存器,累加器,波形存储器,In Quartus using VHDL procedures for the preparation of a DDS. Including the register, accumulator, waveform memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:343.11kb
    • 提供者:ice
  1. DDS.rar

    0下载:
  2. 实现函数波形发生器的功能,内有用自己编的源代码实现的,也有用quartus的IP核实现的。,The realization of the function waveform generator function, useful for their own realization of the source code, it also uses the IP core quartus achieved.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19mb
    • 提供者:bluesky428
  1. DDS.rar

    0下载:
  2. Quartus中实现的DDS 使用的是altera提供的IP core,DDS achieved Quartus using IP core provided by altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:81.92kb
    • 提供者:ray
  1. DDS

    0下载:
  2. 基于quartus的DDS,可以发生正弦波,方波,三角波,附带了顶层文件,注释在程序中-Quartus on the DDS, can occur sine wave, square wave, triangle wave, with the top-level documents, notes in the procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:75.85kb
    • 提供者:ivan
  1. dds

    0下载:
  2. verilog语言编写,在Quartus II里仿真DDS的产生,包括所有仿真生成的相关文件,-verilog language in the Quartus II DDS in the generation of simulation, including all documents generated by the simulation,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.87mb
    • 提供者:颜小超
  1. 07_DDSmokuai

    0下载:
  2. DDS模块 EWB Quartus2编译 电子综合设计试验箱程序-DDS module EWB Quartus2 chamber compile electronic integrated design process
  3. 所属分类:software engineering

    • 发布日期:2017-04-05
    • 文件大小:74.75kb
    • 提供者:罗健
  1. Sinout

    0下载:
  2. dds正弦可控发生计全结果 用到matlab,dsp,Quartus II 6.0软件-dds controllable sinusoidal occurred wholly the result of use of matlab, dsp, Quartus II 6.0 software
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:131.57kb
    • 提供者:linjun
  1. EP1C3_12_10_PHAS

    1下载:
  2. 基于FPGA的移相式DDS正弦信号发生器的VHDL源代码,压缩包里是在Quartus里做的工程,FPGA用的是Cyclone1C3系列-FPGA-based phase-shifting of the DDS signal generator sine VHDL source code, compressed in the bag is done in Quartus Engineering, FPGA is used Cyclone1C3 Series
  3. 所属分类:Other systems

    • 发布日期:2017-04-04
    • 文件大小:47.62kb
    • 提供者:deadtomb
  1. dds_v3_test3

    1下载:
  2. DDS控制器在FPGA上的实现,使用Quartus II8.1开发环境,使用Altera 原理图设计方法,10位宽度,配合dac9-DDS controller in the FPGA on the realization of Quartus II8.1 use development environment, the use of Altera schematic design, 10-bit width, with dac900
  3. 所属分类:Other systems

    • 发布日期:2015-01-18
    • 文件大小:14.17mb
    • 提供者:张文
  1. dds

    0下载:
  2. 做的一个DDS,用quartus仿真成功-Do a DDS, a successful simulation with quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:809.46kb
    • 提供者:dds
  1. tiaopin

    0下载:
  2. 开题报告,基于Quartus ii的DDS设计和实现。-Opening report, based on Quartus ii of DDS design and implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:142.67kb
    • 提供者:fangming
  1. dds

    0下载:
  2. DDS实验 matlab 与quartus 的完美结合-DDS experimental combination of matlab and quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:259.13kb
    • 提供者:ajunchen
  1. DDS_Set

    0下载:
  2. AD9852,DDS芯片接收数据逻辑。(Verilog语言)-AD9852, DDS chips receive data logic. (Verilog language)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.41kb
    • 提供者:zhangwei
  1. dds

    1下载:
  2. 在quartus下的DDS设计,Verilog语言,可以产生正弦波、三角波、方波等,频率可调。-Under the DDS in quartus design, Verilog language, you can produce sine wave, triangle wave, square wave, frequency adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-29
    • 文件大小:2.51mb
    • 提供者:米多
  1. DDS_GEN

    0下载:
  2. Functional Generator in DDS AD9953 (AD9954) Freq.: 1Hz....30MHz Out.: 2mV....2V Files: Project SCH&PCB - ORCAD 9.2 QUARTUS SRC for EPM570T100C5 IAR C SRC for AT91SAM7S64
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-15
    • 文件大小:3.49mb
    • 提供者:Vlad
  1. DDS

    0下载:
  2. 这是一个dds产生方波、三角波、正弦波的代码。请用Quartus II打开-This is a dds produce square wave, triangle wave, sine wave code. Please open the Quartus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:791.41kb
    • 提供者:kydchen
  1. quartus-dds

    0下载:
  2. quartus环境下利用原理图方式实现DDS的图文教程,主要掌握原理图输入,quartus仿真功能-quartus environment using the schematic approach of DDS graphic tutorial, the main control schematic, quartus simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:503.79kb
    • 提供者:ranshaoqiang
« 12 3 »
搜珍网 www.dssz.com