当前位置：
首页 资源下载
搜索资源 - seven segment decoder
搜索资源列表
-
0下载：
Spartan 3 Digilent Demo:This demo drives the perphrials on the Spartan 3 board. This drives a simple pattern to the VGA port, connects the switches to the LEDs, buttons to each anode of the seven segment decoder. The seven segment decoder has a simpl
-
-
0下载：
1、分别用IF语句和CASE语句设设计一个10分频器。
2、设计一个24进制加法计数器。
3、设计一个有使能端控制的4位减法计数器。
4、用case语句设计一个3-8译码电路
5、用CASE语句设计一个共阳极的七段译码电路。
6、已知输入信号为6MHZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路
7、已知输入信号为9HZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路
-1, respectively, with
-
-
0下载：
用vhdl语言描述时钟的功能，并通过七段译码输出。-VHDL language used to describe the function of the clock and through the Seven-Segment decoder output.
-
-
0下载：
用vhdl语言描述时钟的功能，并通过七段译码显示输出。-VHDL language used to describe the function of the clock and through the Seven-Segment display decoder output.
-
-
0下载：
vhdl的七段译码器-The Seven-Segment Decoder VHDL
-
-
0下载：
七段数码显示译码器设计，通过按钮输入四位二进制数，数码管显示0到F的输出显示。-Seven-Segment Decoder digital display design, through the button on the four binary input, a digital display output from 0 to F show.
-
-
0下载：
简易数字钟：
采用分成次设计，实现时分秒显示，下载到CYLONE 在线编程版上
用试验箱的七段译码管显示-Simple digital clock: The time is divided into the design, implementation, when minutes and seconds display, download to online programming CYLONE chamber version on the Seven-Segment Decoder w
-
-
0下载：
EDA 七段译码器 VHDL代码-EDA Seven-Segment Decoder VHDL code
-
-
0下载：
1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb，进行锁存的同时发出aim信号实现声音提示，并使count模块进行答题时间的倒计时，在计满100妙后送出声音提示；
2、用ch41a模块将抢答结果转换为二进制数；
3、用sel模块产生数码管片选信号；
4、用ch42a模块将对应数码管片选信号，送出需要的显示信号；
5、用七段译码器dispa模块进行译码。 -1, using feng module will press a key player to a
-
-
0下载：
利用EDA工具MAX-PlusII的VDHL输入法，输入VHDL程序，实现2位计数器，在七段译码器上以十进制显示：0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器；建立相应仿真波形文件，并进行波形仿真；分析设计电路的正确性。-The use of EDA tools VDHL of the MAX-PlusII input method, enter the VHDL program, the realization of two counters, in t
-
-
0下载：
verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
-
-
0下载：
用VHDL语言在FPGA上实现将十进制bcd码转换成七段led显示码-FPGA using VHDL language to achieve will be converted to decimal bcd yards led seven segment display code
-
-
0下载：
本论文主要介绍了红、绿、黄三色交通信号灯较简单的数字逻辑控制电路设计及其原理。本设计方案由定时器、分频器、扭环形计数器、十进制减法器及七段显示译码器实现交通灯红、黄、绿三色的自动切换，在切换灯光颜色的同时进行时间定时状态的切换，使整个交通灯系统得以按照事先设定的定时时间顺利运转。-This paper focuses on the red, green, yellow three-color traffic signal control of the relatively simple digi
-
-
0下载：
实现了七段译码显示 程序很简单 但是作为模块可以经常用的着的 -Achieved a seven-segment decoder display program is very simple but often used as a module with the
-
-
0下载：
七段显示译码器
因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成 7 段字型数码管所要求的代码。我们把能够将计算机输出的BCD码换成 7 段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”。
-Seven-segment display decoder because the computer output is BCD code, in order to display in the digital tube decimal numbe
-
-
0下载：
this a verilog code .. it converts 9 bit integer value to its corresponding twelve bit BCD number that is required as an input to a seven segment decoder or otherwise also an integer that may be represented by binary bits can be changed to its corres
-
-
0下载：
VHDL语言实现的七段译码器，一般用在实验中的七段数码显示上。-Seven-segment decoder based on VHDL language,is commonly used on the experiment of seven-segment number s displaying.
-
-
0下载：
简单的七段数码管译码器vhdl程序,比较基础,适合初学者练习使用-Simple seven-segment decoder vhdl program basis for comparison, for beginners to use.
-
-
0下载：
简单的七段译码器的verilogDHL代码·虽然很简单 但是希望能到这学习到更多的东西-Simple seven-segment decoder verilogDHL code although very simple but hope to learn more things that
-
-
0下载：
七段译码器的VHDL实现-The seven segment decoder implementations of VHDL
-
