CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - simple fifo vhdl

搜索资源列表

  1. FPGA_FIFO

    0下载:
  2. 使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据, FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH settings, FIFO_WRITE_CLOCK rising
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.29kb
    • 提供者:张键
  1. CuFIFO

    0下载:
  2. fifo的vhdl代码,比较简单,适合初学。-fifo the VHDL code, is relatively simple, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.73kb
    • 提供者:billfan
  1. fifo

    0下载:
  2. 一个FIFO设计的例子,例子简单,但很经典。 是学好数字设计的好开端。-A FIFO design examples, example of simple, but very classic. Learn digital design is a good start.
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:1.34kb
    • 提供者:Benson
  1. SYNC_FIFO

    0下载:
  2. its simple fifo.which is used to first in first out for vhdl source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19kb
    • 提供者:Viral
  1. FIFO

    0下载:
  2. here is realized simple FIFO stack in vhdl. very simple example, but very helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:12.63kb
    • 提供者:vanatka
  1. memtest

    0下载:
  2. 在数字系统中,一般存在多个芯片,利用不同的特点用于实现不同的功能,一般都包含CPU,FPGA,AD,DA,memory,ASSP(专用标准模块),ASIC等。CPU用于进行智能控制,FPGA进行硬件算法处理和多设备接口,AD进行模数转换,DA进行数模转换,memory存储临时数据。因此,FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入,数据输出,双向通讯,指令传递,地址管理,不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:218.17kb
    • 提供者:平凡
  1. fifo89

    0下载:
  2. 先进先出FIFO缓冲器,8位字宽,9位字深,很简易的缓冲器。-FIFO FIFO buffer, 8-bit word wide, 9-bit words deep, very simple buffers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:262.7kb
    • 提供者:gdfrg
搜珍网 www.dssz.com