CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - uart的verilog实现

搜索资源列表

  1. UART

    0下载:
  2. UART 串口程序,verilog语句,很好的实现了UART的通信功能!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:182822
    • 提供者:王和国
  1. uart

    0下载:
  2. 用Verilog实现的串口异步通信,适用于RS232
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1126543
    • 提供者:王权
  1. uart

    0下载:
  2. 一个用verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:14697
    • 提供者:顾向南
  1. uart

    0下载:
  2. 串口通信的接收和发送数据的verilog编程,对每条语句有详细说明其实现的功能。
  3. 所属分类:串口编程

    • 发布日期:2010-11-19
    • 文件大小:484481
    • 提供者:yiyi1223
  1. 标准的串口通讯设计VHDL

    0下载:
  2. 标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:10885
    • 提供者:于飞
  1. SPI-in-Verilog-implementation

    4下载:
  2. SPI的Verilog实现(非常的全面和详细,还带有SPI算法的注解).-SPI in Verilog implementation (a very full and detailed, but also with the SPI algorithm annotation).
  3. 所属分类:Communication

    • 发布日期:2017-03-23
    • 文件大小:7831
    • 提供者:尚林
  1. UART

    3下载:
  2. 使用Quartus ii软件,编程语言为Verilog语言,实现UART通信协议,FPGA的时钟信号为50MHz-Using the Quartus ii software, programming languages Verilog, UART communication protocol implementation, FPGA 50MHz clock signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-17
    • 文件大小:1435648
    • 提供者:冰色火焰
  1. uart

    0下载:
  2. 用FPGA实现uart的verilog源码,包含standard framing error, parity control and overrun detection.-The UART design was designed from a standard uart function with a read/write microprocessor interface. It includes standard framing error, parity control and ove
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1561
    • 提供者:wangyu
  1. uart

    0下载:
  2. 使用VERILOG实现自己定以的UART算法,只要自己看懂了,再修给下下就可以使用了-VERILOG use to achieve their own set of UART algorithm, as long as my understood, and then repair to the next can be used under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4841
    • 提供者:邓军
  1. UART

    0下载:
  2. Verilog实现的UART程序,用ISE打开工程文件即可-Verilog implementation UART program, open the project file with the ISE can be
  3. 所属分类:Com Port

    • 发布日期:2017-03-28
    • 文件大小:22150
    • 提供者:Roy
  1. verilog

    0下载:
  2. 这是一个uart串口实现16550的实现,代码已测试过了。-This is a 16550 uart serial port, the code has been tested before.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:35998
    • 提供者:wangli
  1. uart

    0下载:
  2. 串口通信控制器的Verilog实现。包含4个模块:顶层模块、波特率发生器模块、发送模块和接收模块-The serial communication controller Verilog. Contains four modules: the top-level module, the baud rate generator module, transmitting module and receiver module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:3396
    • 提供者:王帆淼
  1. Xilinx_xapp341_uart_verilog

    0下载:
  2. Xilinx应用笔记关于UART的verilog实现方法和例子说明-Xilinx application note on the UART verilog implementation methods and examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:21765
    • 提供者:yuan
  1. xapp341_verilog

    0下载:
  2. Xlink应用例子关于UART的Verilog实现的源代码-Xlink application examples about UART Verilog realization of the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:5445
    • 提供者:yuan
  1. UART-Altera

    0下载:
  2. 使用Atera FPGA CycloneII 实现串口通信,遵循RS232协议。FPGA上的模块实现了数据的接收,取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:1809408
    • 提供者:swy0721
  1. UART

    0下载:
  2. 用Verilog实现的全局异步接收发送机,在quartus平台测试成功。(Use Verilog implementation of global asynchronous receive transmitter in quartus platform test successfully)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:283648
    • 提供者:莫五张
  1. uart

    0下载:
  2. UART的串口程序,收发功能都已实现,直接可用(UART serial procedures, transceiver functions have been achieved, directly available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:2048
    • 提供者:上腾娱乐
  1. uart

    0下载:
  2. 用Verilog实现FPGA的uart的串行通信功能,并附有testbench(The serial communication function of FPGA of UART is realized with Verilog, and Testbench is attached)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:308224
    • 提供者:怪了个乖
  1. uart_test

    0下载:
  2. 用verilog实现的一款232协议的源码,支持光纤传输,IO通道传输等等传输方式。(Verilog implementation of a 232 protocol source code, support fiber transmission, IO channel transmission and so on transmission.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:1250304
    • 提供者:GRWEIZ
  1. uart_rx

    1下载:
  2. Verilog实现的RS232发送和接收程序,有完成的verilog代码,testbench等。(UART send and receive verilog code, including verilog source code, testbench etc.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-07-27
    • 文件大小:452608
    • 提供者:66778899
« 12 3 4 5 6 »
搜珍网 www.dssz.com