搜索资源列表
H.264Decoder
- H.264解码器，用verilog写成，可以在FPGA上实现baseline的264解码-H.264 decoder, written with verilog, can be achieved in the FPGA on the baseline of 264 decoding
lock-and-lcd
- 基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言，分为按键输入模块、LED指示灯模块及LCD显示模块，采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配，由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时，LCD显示“HELLO! WELCOME!Enter the code:当”，密码输入正确时，LED灯D7亮，同时在实验箱LCD显示屏上显示字符串“Good! Well done!you are right!!!”，当密码
BPSK
- 用于BPSK调制的自行设计，说明如下： 1.matlab.txt中的程序是matlab平台下的.mat格式。目的是输出一个64*4的矩阵，矩阵的每个元素都为0~255间的整数。矩阵每行的四个数是一个码元的四个抽样点的量化值。但由于当前码元通过升余弦滤波系统时，受到前后共6个码元的共同影响，所以是由6个码元共同决定。这6个码元是随机的，可能是0也可能是1（双极性时可能是-1也可能是+1），故6个码元共2^6=64种情况，所以产生的矩阵是64*4。最后逐行输出这256个数。 2.
robust_fir_latest.tar
- RobustVerilog generic FIR filter In order to create the Verilog design use the run.sh scr ipt in the run directory (notice that the run scr ipts calls the robust binary (RobustVerilog parser)). The filter can be built according to 3 differe
_1_turn_on_led
- verilog实例 点亮LED[1]、LED[3]、LED[5]、LED[7] （1）源文件 turn_on_led.v （2）管脚分配 pins list.txt -verilog实例 点亮LED[1]、LED[3]、LED[5]、LED[7] （1）源文件 turn_on_led.v （2）管脚分配 pins list.txt
_2_sw_led
- verilog实例2 sw_led 使用拨动开关控制LED亮灭 （1）源文件 sw_led.v （2）管脚分配 pins list.txt -2 sw_led 使用拨动开关控制LED亮灭 （1）源文件 sw_led.v （2）管脚分配 pins list.txt
_3_rider_led
- 3 rider_led verilog实例3跑马灯 （1）源文件 rider_led.v （2）管脚分配 pins list.txt -3 rider_led 跑马灯 （1）源文件 rider_led.v （2）管脚分配 pins list.txt
_4_water_led
- verilog实例4 water_led 流水灯 （1）源文件 water_led.v （2）管脚分配 pins list.txt -4 water_led 流水灯 （1）源文件 water_led.v （2）管脚分配 pins list.txt
_5_key_led_without_debounce
- verilog实例5 key_led_without_debounce 使用KEY控制LED亮灭，无按键消抖 （1）源文件 key_led.v （2）管脚分配 pins list.txt -5 key_led_without_debounce 使用KEY控制LED亮灭，无按键消抖 （1）源文件 key_led.v （2）管脚分配 pins list.txt
histogram-equalization-verilog
- 直方图均衡的Verilog实现 从Matlab读出图像为image.txt文件，经过Modelsim读入TXT文件进行直方图均衡处理，将输出结果再读出为image_he.txt文件，然后在Matlab观察直方图均衡增强效果。-The histogram equalization Verilog read from Matlab the image image.txt file after the Modelsim read into the TXT file, histogram equaliz
NAND_flash_verilog_vhdl
- 很好的NAND Flash 硬件驱动语言，支持VHDL和verilog 语言方便移植，如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。- NAND Flash Controller Reference Design =============================================================================== File List 1.
quartus
- 学习verilog的很好的代码，我自己写的例子，都已经验证过，且有中文说明，全放在TXT中，比较小，方便下载-Good learning verilog code examples I wrote it myself, have been verified, and there is Chinese instructions, all in TXT, a relatively small, easy to download
mult-64bit-booth.txt
- 64位booth乘法器，verilog HDL， zip文件，modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
Programmable-source
- 可编程源代码，基于Verilog的程序，西电2013秋学期最新版上课要求自编的程序，txt文件-Programmable source code, Verilog-based program, Western Electric 2013 autumn semester class requires the latest version of the program self
graph_1.txt.tar
- IT IA VERILOG SOURCE CODE FOR A STANDARD BENCHMARK GRAPH
reader
- 实现verilog读写txt文件，从sut.txt从读取数据，进行操作后，写入out.txt(Realize verilog read and write txt file)
verilog读取bmp图像数据的程序段.txt
- verilog 写的程序段，实现的功能是把bmp图像直接读到数组中。主要是用在仿真过程中，读取图像数据产生video激励用。 代码是个代码片段，只是读取bmp图像部分。 有分的觉得有用的话赏个分，没分的捧个场啦。(read bmp data to array ,used in video stream gen when sim)
crc_verilog_xilinx
- 包括下面文档： readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input. cr
code_only (2)
- verilog fpga caculator txt file.........
dac8560 VERILOG驱动程序
- dac8560 VERILOG驱动程序，输出波形，使用时把.txt改成.v