搜索资源列表
verilog_risc
- RISC状态机由三个功能单元构成：处理器、控制器和存储器。 RISC状态机经优化可实现高效的流水线操作。 RISC 中的数据线为16位。 在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前 对这16个数进行排序，从大到小放置在18到33的位置 求出前16个数的平均数，放在34的位置 基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。 因为采用16位指令，有扩充的余地。-RISC
7
- 单片机源码，实现按键时间计时兵得出平均时间。富电路图和源码-Single-chip source, time to achieve key time soldiers come to the average amount of time. Fu schematics and source code
fpga
- 无线光通信技术具有通信容量大、传输速率高等众多优点, 在许多场合都有重要的应用, 是现代通信技术研究的一个热点。由于脉冲位置调制 ( PPM ) 有较高的平均功率利用率和抗干扰能力, 故 PPM是无线光通信系统中常用的调制方式。在研究 PPM调制技术的基础上, 就基于 FPG A的无线光通信 PPM调制系统进行设计, 并用 V H D L语言完成了系统的设计和仿真。仿真结果表明, 该设计具有正确性和合理性。-Wireless optical communication technology ha
MediaMobile
- moving average vhdl source code
MovingAverageFilter
- This zip file contains the moving average filter code written in verilog HDL
Moving_average_algorithm
- Document detailing the moving average algorithm.
mean
- 3x3 Average filter in VHDL
mov-avg
- moving average VHDl implementation
2012-05-27-ADC-Light-Sensor-Avago-APDS-9005-020.z
- ADC Light Sensor Avago APDS-9005-020 VHDL solution running on a Xilinx Spartan 6: Reading out light intensity from an Avago APDS-9005-020 using an average DAC and two additional digital control lines.
Extra-Excercise---Moving-Average-Jiten-Bhatt-1130
- VHDL code on implementing a system to calculate moving average
AVER
- 用vhdl实现数值的平均，用quartus||实现编译下载-Using vhdl average values, with quartus | | realized compiled download
dianzimimashuolunwen
- 为了使现在的电子密码锁更能智能化的管理，让人们更能方便的使用，让其具有更高的安全性和经济性，针对基于单片机的电子密码锁的不足之处，本文采用EDA技术，利用QuartusⅡ工作平台硬件描述语言，设计一种电子密码锁，并通过一片FPGA芯片实现。采用VHDL语言使用自顶向下的方法对系统进行了描述，并在FPGA芯片CycloneⅡ上实现。设计充分利用了FPGA的资源可编程特性，可高效率的对系统进行升级与改进。设计的密码锁可设置任意密码，比一般的四位密码锁具有更高的安全可靠性，因此，采用FPGA 开发的数
w1
- 基于VHDL语言编写的EDA程序，可试验大月小月，润年平年的自行进位，也可手动调时。-Based on EDA VHDL language program, you can test large Satsuki month, leap year self-carry average year, you can manually adjust the time.