查看会员资料
用 户 名：76754018********
发送消息- 用户积分：27 分
- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：这家伙很懒,什么都没留下!
最新会员发布资源
ltc2325代码
- ADC 的LTC2325-16的Verilog HDL顶层文件，有一定的参考意义，想看的下载一看
数字AGC及相关技术研究
- 本文围绕在无线通信系统,特别是在LAS-CDMA系统中如何降低对ADC精度要求,提高接收机的动态范围问题,展开叙述和研究
FSK调制的FPGA实现
- 使用DDS核实现cpfsk的VHDL设计，采样频率fs为32Rb
锁相环输入信号建模例程
- 锁相环输入信号建模例程，代码注释详细，例如初学者，将输入信号转换成8bit补码数据写入txt文件，可用于FPGA工程测试使用。还可以直接绘出时域波形图，直观比较。
平方环VHDL实现
- 数字平方环电路，实现了从BPSK信号中提取相干载波的功能，简单易行，便于实现，并对其进行了数学推导和建模仿真，具有良好的实用价值。平方环以其电路结构简单而得到了广泛应用。但在平方环电路的设计中，由于NCO(或VCO)工作在2ωc频率上，当环路锁定后，其NCO(或VCO)的输出需经过二分频才能得到所需载波。而二分频电路在实现过程中，特别是在对NCO进行数字分频时，用FPGA实现太耗资源。
环路滤波器设计
- 具有以下两种作用的低通滤波器：在鉴相器的输出端衰减高频误差分量，以提高抗干扰性能；在环路跳出锁定状态时，提高环路以短期存储，并迅速恢复信号。 环路滤波器一般是线性电路，由线性元件电阻，电容及运算放大器组成。环路滤波器用于衰减由输入信号噪声引起的快速变化的相位误差和平滑相位检测器泄露的高频分量，即滤波,以便在其输出端对原始信号进行精确的估计,环路滤波的阶数和噪声带宽决定了环路滤波器对信号的动态响应。
全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现
- 全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现
QPSK硬件实现VHDL代码
- QPSK硬件实现VHDL代码，实测有用，注释详细，可以下载试试
fir滤波器
- MATLAB实现函数fir滤波器，并有仿真图形实例，实测有效
led_8_run
- led_8_run，LED跑马灯，实验程序，实测可用，可以学习
UART串口工程
- UART串口工程，RS232串口，实测可以使用，可以用来学习学习
载波同步DPLL锁相环路程序
- 载波同步DPLL锁相环路程序，单载波通信项目中的载波同步DPLL锁相环MATLAB程序，并且使用并行化思路去写的，完整有用