CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 13 14 15 16 17 1819 20 21 22 23 ... 4322 »

  1. 《HELLO+FPGA》-+数字电路篇

    0下载：
  2. hello fpga数字电路经典系列。。。。。(Hello FPGA digital circuit classic series...)

  3. 所属分类：VHDL/FPGA/Verilog

  1. 8b10b-master

    1下载：
  2. 8B/10Bencode and decoder

  3. 所属分类：VHDL编程

    • 发布日期：2021-03-23
    • 文件大小：6144
    • 提供者：fangpei

  1. AdsSimpleDesign_3S1000_07Oct04

    0下载：
  2. LVDS de-serilization

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-02-15
    • 文件大小：636928
    • 提供者：roc_verilog

  1. DeSerTSW1250_V2_1_src

    2下载：
  2. TI TSW1250 FPGA code

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-11-10
    • 文件大小：8396800
    • 提供者：roc_verilog

  1. FT232H EEPROM Modify

    1下载：
  2. FT232H编程代码，可用于制作JTAG调试器(FT232H EEPROM Modify)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-09
    • 文件大小：635904
    • 提供者：Metro

  1. utmi

    1下载：
  2. 介绍USB PHY接口中的UTMI接口， 对使用Verilog进行USB接口编程具有帮助。(This paper introduces UTMI interface in USB PHY interface. It is helpful for programming USB interface with Verilog.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-17
    • 文件大小：355328
    • 提供者：李秦飞

  1. RISC

    1下载：
  2. URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-15
    • 文件大小：4096
    • 提供者：Phystan

  1. ccsuemupc条件跳转(1)

    1下载：
  2. 设计一个模型机，具体设计要求如下： （1）设计指令系统，要求有取数指令、加法指令、跳转指令、停机指令等 （2）设计指令格式、微指令格式 、微程序 、时序电路 、数据通路，完成cpu的设计。 （3）利用模块化设计，分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等，最后进行系统的顶层设计，完成复杂模型机的设计与实现测试 （4）根据任务，完成主程序的设计，同时把主程序翻译成目标代码，写入主存，仿真下载测试。(Design a model machine, th

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-11
    • 文件大小：1189888
    • 提供者：12332122

  1. multiplier

    1下载：
  2. Booth乘法器是属于位操作乘法器，采用流水线结构实现(The Booth multiplier is a bit-operated multiplier that is implemented in a pipeline structure.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-02-07
    • 文件大小：2138112
    • 提供者：wlkid1412

  1. bt656_decode

    1下载：
  2. 将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-10-22
    • 文件大小：1024
    • 提供者：magic_v5

  1. spi_slave

    1下载：
  2. 使用VHDL语言写的程序，利用SPI协议实现串并转换电路(Programs written in VHDL language and series-to-parallel conversion circuit implemented by SPI protocol)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-11
    • 文件大小：4470784
    • 提供者：umbrella0923

  1. labview 串口通信

    0下载：
  2. 使用labview串口中断实现串口通信程序的设计

  3. 所属分类：VHDL编程

« 1 2 ... 13 14 15 16 17 1819 20 21 22 23 ... 4322 »
搜珍网 www.dssz.com