资源列表
TFT.rar
- 基于FPGA的实验。使用FPGA直接控制TFT彩屏，达到显示彩条的效果。使用FPGA连接TFT控制器，使显示一组汉字或一幅图像。 ,FPGA-based experiment. FPGA to directly control the use of TFT color display to show the effect of color. TFT controller using FPGA connected to a group of Chinese characters displaye
parrel_to_serial
- S2p源可以用于实现相关的数据,但不能达到草湖北县外操作-S2p source can be used to implement the relevant data, but cannot achieve grass hubei outside the county operation
FIR_LP
- 简单FIR低通滤波器 ， 阶数6阶，采样频率100KHZ ， 载频10KHz-FIR Filter
1
- preproc code in vhdl
gray
- verilog语言编写的十分频器源码和测试文件-a program of ten divider,with a source and test file,using the verilog language
a
- p3.0-p3.4 为按键 左转 右转 前进 后退 停止。 p1.0-p1.3 步进电机1 p2.0-p2.3 步进电机2 五按键控制 ，可以不用按键，改为上位机控制。-p3.0-p3.4 for the forward and back buttons Zuozhuanyouzhuan stop. p1.0-p1.3 1 p2.0-p2.3 stepper motor stepper motor two five control buttons, you can
adconfig
- 一般AD模数转换器的VHDL配置程序，输出为14位串口输出，状态机实现的。-General AD ADC VHDL configuration program, the output is 14 serial output, the state machine implementation.
18B20
- 数字温度传感器模块化程序，用于单片机开发的主程序调用。-18B20 unit
test
- ALIENTEK MINISTM32 experiment experiment 39 ucGUI
tlv5616
- tlv5616,程序注释清楚，可以直接调用，简单明了，谁用谁知道program of tlc2543, you can use it derectly-program of tlv5616, you can use it derectly
regfiles
- 寄存器堆 32个寄存器，可实现数据写入和读出，regfiles 时钟控制-Register file 32 registers allow data writing and reading, regfiles clock control
FSM状态机verilog代码
- 能实现状态转换、移位功能的状态机，使用verilog代码编写，能通过modelsim编程实现。