CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .02 .03 .04 .05 .06 194907.08 .09 .10 .11 .12 ... 199236 »
  1. aima

    0下载:
  2. Make a point move in the 2D plane State = (x y xdot ydot). We only observe (x y). This code was used to generate Figure 17.9 of "Artificial Intelligence: a Modern Approach", Russell and Norvig, 2nd edition, Prentice Hall, in preparation.-
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-02
    • 文件大小:742byte
    • 提供者:koko
  1. sleeptest

    0下载:
  2. C51RF-3-PK无线ZigBee网络开发平台V5.00\C51RF-3-PK无线ZigBee网络开发平台V5.00 ZigBee2004\ZigBee2004协议UART0中断-C51RF-3-PK Wireless ZigBee network development platform V5.00 \ C51RF-3-PK Wireless ZigBee network development platform V5.00 ZigBee2004 \ ZigBee2004 agreement
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-27
    • 文件大小:742byte
    • 提供者:高风
  1. sin

    0下载:
  2. 在ISE中用DDS核产生sin函数 可用于信号源的产生、信号的调制-generating sin function using IP CORE DDS in ISE
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-05
    • 文件大小:742byte
    • 提供者:hongcan
  1. func_DWT

    0下载:
  2. function in platform to use this method discrete wavelet transform
  3. 所属分类:Wavelet

    • 发布日期:2017-04-10
    • 文件大小:742byte
    • 提供者:Alexandro
  1. time-ON-delay

    0下载:
  2. C++ code for CodeVisionAVR and tiny13 for delay ON timer.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:742byte
    • 提供者:giannis
  1. SPI_Send_DI

    0下载:
  2. 用Verlog语言实现的48位SPI数据发送,主频为2.5M(可在内部调解)-Use Verlog language to achieve the transmission of data with 48bits by SPI ,whose speed is 2.5M.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:742byte
    • 提供者:屈海宁
  1. wavelet01

    0下载:
  2. 小波变换程序,具有小波软阈值和硬阈值消除噪声功能-Wavelet transform and wavelet soft threshold and hard threshold to eliminate noise function
  3. 所属分类:Wavelet

    • 发布日期:2017-12-09
    • 文件大小:742byte
    • 提供者:刘涛
  1. adder_4

    0下载:
  2. 三种设计模式的加法器,分别是行为及描述,串行模式,并行模式。希望对大家了解加法器有帮助-Adder three design models, and behavior were described, the serial mode, the parallel mode. I hope to help everyone understand adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:742byte
    • 提供者:huangchuchuan
  1. code

    0下载:
  2. 设计RS、JK、D、T 四种触发器,掌握异步复位置位的方法以及四种触发功能的实现方 法,掌握QuartusII 软件的使用方法以及GW48 型SOPC 开发平台中的输入输出模式配置方 法。 -Design RS, JK, D, T four kinds of triggers, grasp complex bit asynchronous methods and how to configure four trigger implementation function Quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:742byte
    • 提供者:张双图
  1. mcs51

    0下载:
  2. 一个与51单片机通讯的简单程序,仿真已经通过!-A simple communication with the microcontroller 51 programs, simulation has been passed!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:742byte
    • 提供者:lilei
  1. beifeng

    0下载:
  2. 高斯模拟污染物扩散,数据为深圳2012年北风的,数学建模题-Gauss simulation of pollutant diffusion data for Shenzhen in 2012, the north wind, the mathematical modeling problem
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-12
    • 文件大小:742byte
    • 提供者:沈瑞超
  1. Dual_ram_verilog_CODE

    0下载:
  2. 写了FIFO中要用到的双口RAM的模块,FIFO中的RAM只用于读数据,输出数据,用写时针采集信号,读时针那一端不用读时针来采样.-Written to use the FIFO dual port RAM module, FIFO in the RAM is only used to read data, output data, the clock signal acquisition with write and read without reading that end of the h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:742byte
    • 提供者:dagegegoni
« 1 2 ... .02 .03 .04 .05 .06 194907.08 .09 .10 .11 .12 ... 199236 »
搜珍网 www.dssz.com

浏览历史记录

关闭