CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 31389.90 .91 .92 .93 .94 ... 33645 »
  1. c8051f120--UART0

    0下载:
  2. C8051F120串口通信,发送一数回一个数,功能正常-C8051F120 serial communication, send a number back to a number, function normal
  3. 所属分类:SCM

    • 发布日期:2017-12-17
    • 文件大小:1024
    • 提供者:蔡斯
  1. st89c52

    0下载:
  2. ST89C52利用IIC采集HMC5883磁场数据-ST89C52 uses IIC to collect HMC5883 magnetic field data
  3. 所属分类:SCM

    • 发布日期:2017-12-14
    • 文件大小:3072
    • 提供者:蔡斯
  1. TI_licheng

    0下载:
  2. MSP430TI提供的例程,给那些迫切需要又暂时没有的朋友们!-the routine by TI
  3. 所属分类:SCM

    • 发布日期:2017-12-11
    • 文件大小:144348
    • 提供者:小李
  1. fpga_ladybug_2.1

    0下载:
  2. 珍藏多年视频GAME之VHD学习资料,超傎-VIDEO GAME STUDY
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:352708
    • 提供者:jonson
  1. xst3_video

    0下载:
  2. 珍藏多年视频GAME之VHD学习资料5-VIDEO GAME VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:143210
    • 提供者:jonson
  1. ug176

    0下载:
  2. ug-series servovalve
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-14
    • 文件大小:1705842
    • 提供者:Vlad
  1. lv-maxsonar-ez

    0下载:
  2. With 2.5V - 5.5V power the LV-MaxSonar® - EZ1™ provides very short to long-range detection and ranging, in an incredibly small package. The LV-MaxSonar® -EZ1™ detects objects 0-inches to 254-inches (6.45-meters) and provi
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-13
    • 文件大小:341459
    • 提供者:Vlad
  1. an-102104-keybrd

    0下载:
  2. VHDL 键盘一些有用的学习资料, 真的很有价值-VHDL KEY BOARD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:42373
    • 提供者:jonson
  1. ug133a

    0下载:
  2. russian ug-series servovalve
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-14
    • 文件大小:1581056
    • 提供者:Vlad
  1. nRF24L01Pluss_Preliminary_Product_Specification_v

    0下载:
  2. 24lo1 radio-chip specification
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-13
    • 文件大小:1006379
    • 提供者:Vlad
  1. dpll

    0下载:
  2. 数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法-Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as well as its performance analysis
  3. 所属分类:HardWare Design

    • 发布日期:2017-12-12
    • 文件大小:1326
    • 提供者:王铎皓
  1. mac_layer_switch_latest.tar

    0下载:
  2. source code for Ethernet logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:235440
    • 提供者:tjayaprakash
« 1 2 ... .84 .85 .86 .87 .88 31389.90 .91 .92 .93 .94 ... 33645 »
搜珍网 www.dssz.com