CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .27 .28 .29 .30 .31 33532.33 .34 .35 .36 .37 ... 33646 »

  1. CNN-FPGA-master

    3下载：
  2. 用FPGA实现CNN算法，实现CNN加速(Realization of CNN Algorithms with FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-05-14
    • 文件大小：11kb
    • 提供者：明月心447

  1. apb_uart

    3下载：
  2. 这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-08-06
    • 文件大小：2kb
    • 提供者：megmand

  1. to cameralink

    3下载：
  2. xilinx spartan6系列FPGA，cameralink实现模块(xilinx spartan6 serial FPGA,cameralink module)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-03-08
    • 文件大小：4kb
    • 提供者：lisa25271

  1. gmsk

    3下载：
  2. 利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-12
    • 文件大小：584kb
    • 提供者：田tian

  1. vivado 从此开始配套资料

    3下载：
  2. vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-04-12
    • 文件大小：36.6mb
    • 提供者：white3636

  1. Weighted-Round-Robin-Arbiter-master

    3下载：
  2. 带权重的优先级轮转算法的verilog实现(Verilog implementation of priority rotation algorithm with weight)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-12-17
    • 文件大小：427kb
    • 提供者：鱼在在藻

  1. 基于xilinx ip 核的千兆以太网代码

    3下载：
  2. 基于xilinx ip 核的千兆以太网代码，利用tri_mode_ethernet_mac实现了千兆以太网的数据收发

  3. 所属分类：VHDL编程

  1. sram ip verilog

    3下载：
  2. tsmc 0.18um ip model

  3. 所属分类：VHDL编程

    • 发布日期：2020-02-22
    • 文件大小：3.53kb
    • 提供者：jiru000000

  1. AD9361

    3下载：
  2. AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-01-18
    • 文件大小：17.24mb
    • 提供者：风之火狐

  1. PID

    3下载：
  2. 利用Verilog语言实现PID增量式控制，输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-29
    • 文件大小：1kb
    • 提供者：人生苦短98

  1. 0-999随机数

    3下载：
  2. 1. 设计并实现一个随机数生成电路，每2秒随机生 成一个0~999之间的数字，并在数码管上显示 生成的随机数。 2. 为系统设置一个复位键，复位后数码管显示 “000”，2秒后再开始每2秒生成并显示随机 数，要求使用按键复位。(1. Design and implement a random number generating circuit, which generates randomly every 2 seconds Form a number between 0 and 999 an

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-13
    • 文件大小：4.53mb
    • 提供者：Minbadly

  1. FPGA系统设计与验证实战指南_V1.2

    3下载：
  2. FPGA系统设计与验证实战，内含各种常见的FPGA程序设计，AD，RS485，以太网等。(130 sets of resume template FPGA system design and verification, including a variety of common FPGA programming, ad, RS485, Ethernet, etc.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-10-19
    • 文件大小：31.57mb
    • 提供者：哼哼嘻嘻
« 1 2 ... .27 .28 .29 .30 .31 33532.33 .34 .35 .36 .37 ... 33646 »
搜珍网 www.dssz.com