资源列表
512点FFTVerilog实现
- 关于FFT Verilog代码实现的源代码
FPGA控制VGA显示（Verilog）
- 用FPGA开发板控制VGA显示，以800*600的分辨率，首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字，并分别移动到屏幕的四个角落，接着在屏幕中部从左至右依次出现“Happy New Year”英文字样，然后出现三个由小到大再消失的圆形图标模拟烟花，最后在黑屏中闪烁金星。字体均采用不同颜色，增添喜庆气氛。 本代码是练习VGA控制，ROM调用，时序控制及状态机运用的一个综合实例！
ec11-test
- 台湾产数字编码电位器EC11的使用测试程序-Taiwan-digital encoder potentiometer EC11 of testing procedures
ieee1588_megacore_fpga_ip
- Ieee1588 ip core(ixat)
Verilog
- 基于Verilog HDL的通信系统设计一书的源代码，大家可以下载，参考一下-Verilog HDL-based communication system design of the book source code, you can download, refer to
NETCFv35.Messages.zh-CHS.cab
- .net CompactFramework 3.5的debug字符串列表，安装在手机上使用，用于显示部分程序报错后的错误原因 本安装包为WindowsMobile手机和WinCE设备使用的cab安装包，请安装到手机内存中 对应程序语言：简体中文 对应系统：WinCE-Debug string resource for .net Compact Framework 3.5, used to display some debug imformation on WM or WinCE pr
FT2232H_USB_Core
- 在FPGA外扩用FT2232 实现UART TO USB 2.0 的通信。-The FT2232H is a USB2.0 Hi-Speed USB Device to FIFO IC. This core allows the use of this chip with an FGPA design in high speed FT245 style synchronous FIFO mode. Data rates up to 25 mbytes/s can be achieve
ddr2_test
- 一个用Verilog写的DDR2的控制器（我们项目是在Altera的FPGA）成功仿真，并且使用到了项目中控制DDR2-A written using Verilog DDR2 controller (our project in Altera' s FPGA) successful simulation, and used to control the DDR2 in project
basketball
- Verilog编写的篮球比赛24秒计时器，有复位、暂停等功能-Written in Verilog basketball game 24 seconds timer, a reset, and pause
hx711
- 基于FPGA用verilogHDL语言设计的HX711驱动程序，本人设计，驱动成功-a code used for move hx711,which based on FPGA by verilogHDL
PRBS
- 代码是伪随机数生成和检测的模块，用于通信行业的FPGA编程。包括VHDL和Verilog两种语言的版本。用于做接口测试。-This module generates or check a PRBS pattern.
nplot chart
- 用于winCE的图表控件，有源码，DEMO和动态连接库，稍做修改便可以用于自己的APP上。